

**ANÁLISIS DEL DESEMPEÑO DE UN SISTEMA DE COMUNICACIONES CON
MODULACIONES BPSK, QPSK, OQPSK Y 8PSK BASADO EN HARDWARE
RECONFIGURABLE**



**Catalina Zúñiga Eraso
William Arleth Cruz López**

**UNIVERSIDAD DEL CAUCA
FACULTAD DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
DEPARTAMENTO DE TELECOMUNICACIONES
GRUPO DE RADIO E INALÁMBRICAS-GRIAL
GRUPO I+D NUEVAS TECNOLOGÍAS EN TELECOMUNICACIONES
POPAYÁN
2014**

**ANÁLISIS DEL DESEMPEÑO DE UN SISTEMA DE COMUNICACIONES CON
MODULACIONES BPSK, QPSK, OQPSK Y 8PSK BASADO EN HARDWARE
RECONFIGURABLE**



**Catalina Zúñiga Eraso
William Arleth Cruz López**

**Trabajo de Grado presentado como requisito para obtener el título de Ingeniero en
Electrónica y Telecomunicaciones**

**Director
Claudia Milena Hernández Bonilla**

**UNIVERSIDAD DEL CAUCA
FACULTAD DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
DEPARTAMENTO DE TELECOMUNICACIONES
GRUPO DE RADIO E INALÁMBRICAS-GRIAL
GRUPO I+D NUEVAS TECNOLOGÍAS EN TELECOMUNICACIONES
POPAYÁN
2014**

Tabla de contenido

INTRODUCCIÓN	1
CAPÍTULO 1	4
SISTEMA DE COMUNICACIÓN DIGITAL	4
1.1. INTRODUCCIÓN	4
1.2. ELEMENTOS DE UN SISTEMA DE COMUNICACIÓN DIGITAL	5
1.3. MODULACION DIGITAL	6
1.3.1. Técnicas de Transmisión Digital	7
1.3.2. Técnicas de Modulación Digital	8
1.4. MODULACIÓN POR CAMBIO DE FASE PSK	10
1.4.1. Transmisión en banda base.	10
1.4.2. Transmisión en pasa banda.....	11
1.5. SISTEMA BÁSICO DE COMUNICACIONES EN BANDA BASE CON MODULACIÓN M-PSK	13
1.5.1. Fuente de bits.....	13
1.5.2. Modulador M-PSK banda base.....	13
1.5.3. Canal de comunicaciones.....	15
1.5.4. Demodulador M-PSK en banda base	17
1.6. DESEMPEÑO DEL SISTEMA DE COMUNICACIÓN DIGITAL	21
1.6.1. Tasa de error de bit	21
1.7. PROBABILIDAD DE ERROR DE LAS MODULACIONES PSK.....	21
CAPÍTULO 2	25
MODELADO, SIMULACIÓN E IMPLEMENTACIÓN	25
2.1. INTRODUCCIÓN	25
2.2. METODOLOGÍA DE SIMULACIÓN.....	25
2.2.1. FASE 0. DESCRIPCIÓN DE LAS ESPECIFICACIONES.....	25
2.2.2. FASE 1. SELECCIÓN DE HERRAMIENTAS SOFTWARE Y HARDWARE	26
2.2.3. FASE 2. DEFINICIÓN DE LOS SISTEMAS.....	31
2.2.4. FASE 3. DISEÑO DE LOS SISTEMAS.....	31
2.2.5. FASE 4. SIMULACIÓN DE LOS SISTEMAS DE COMUNICACIONES CON MODULACIONES M-PSK EN SYSTEM GENERATOR.....	38
2.2.6. FASE 5. VALIDACIÓN.....	62
2.2.7. FASE 6. IMPLEMENTACIÓN FÍSICA DE LOS SISTEMAS	64

2.2.8. FASE 7. EXPERIMENTACIÓN.....	71
CAPÍTULO 3.....	72
EVALUACIÓN Y ANÁLISIS DE RESULTADOS.....	72
3.1. INTRODUCCIÓN.....	72
3.2. EVALUACIÓN Y ANÁLISIS DE RESULTADOS	73
3.2.1. CASO 1: MEDICIÓN DEL TIEMPO DE OCUPACIÓN DE RECURSOS POR BIT TRANSMITIDO.....	73
3.2.2. CASO 2: COMPARACIÓN DE CURVAS DE DESEMPEÑO TEORICAS, SIMULADAS E IMPLEMENTADAS PARA CADA ESCENARIO	75
3.2.3. CASO 3: COMPARACIÓN DE CURVAS DE DESEMPEÑO SIMULADAS E IMPLEMENTADAS PARA TODOS LOS ESCENARIOS.....	77
3.2.4. CASO 4. UTILIZACIÓN DE RECURSOS POR SISTEMA	80
CAPÍTULO 4.....	81
CONCLUSIONES, RECOMENDACIONES Y TRABAJOS FUTUROS	81
4.1. CONCLUSIONES.....	81
4.1.1. Respecto al desarrollo y resultados de la simulación	81
4.1.2. Respecto al desarrollo y resultados de la implementación	82
4.2. RECOMENDACIONES.....	83
4.3. TRABAJOS FUTUROS	84
Bibliografía.....	85
APÉNDICES	90
APÉNDICE A. DEMOSTRACIÓN DE NO CORRELACIÓN ENTRE LAS COMPONENTES DE RUIDO DEL CANAL AWGN COMPLEJO	90
APÉNDICE B. CONSIDERACIONES DE POTENCIA, ENERGÍA DE BIT Y ENERGÍA DE SÍMBOLO DE CADA CONSTELACIÓN PSK.....	91
APÉNDICE C. FASES DE DISEÑO, SIMULACIÓN Y VALIDACIÓN DEL SISTEMA DE COMUNICACIONES CON MODULACIONES BPSK Y OQPSK.....	95
APÉNDICE D. ARCHIVOS DE CONFIGURACIÓN DE LOS MCODEs	114
APÉNDICE E. CONFIGURACIONES PARA FUENTE EQUIPROBABLE.....	120
APÉNDICE F. DIAGRAMAS DE CONSTELACIÓN CON SEMILLAS IGUALES Y DIFERENTES.....	120
APÉNDICE G. CÁLCULO DEL FACTOR σ^2	121
APÉNDICE H. VALORES DE DESVIACIÓN ESTÁNDAR (σ) CORRESPONDIENTES A DETERMINADOS VALORES DE RELACIÓN DE ENERGÍA DE BIT A DENSIDAD ESPECTRAL DE POTENCIA DE RUIDO (E_b/N_0).....	125
APÉNDICE I. ANÁLISIS DEL CONSUMO DE RECURSOS DE LA TARJETA DE DESARROLLO PARA EL SISTEMA CON MODULACIONES BPSK/QPSK/OQPSK/8PSK	125

APÉNDICE J. VALORES DE BER CORRESPONDIENTES A DETERMINADOS VALORES DE RELACIÓN DE ENERGÍA DE BIT A DENSIDAD ESPECTRAL DE POTENCIA DE RUIDO (E_b/N_0)	129
--	-----

LISTA DE TABLAS

Tabla 1.1. Valores de n y M para cada esquema de modulación M-PSK.	13
Tabla 2.1. Herramientas compatibles con System Generator 14.4. Por los Autores.....	31
Tabla 2.2. Parámetros de Configuración en la Simulación de los sistemas	40
Tabla 2.3. Mapeo GRAY de las modulaciones a) QPSK y b) 8PSK	45
Tabla 2.4. Valores de SNR y σ para un valor de E_b/N_0 igual a 7 dB.....	50
Tabla 2.5. Umbrales de decisión Mapeo Gray a) Modulación QPSK b) Modulación 8PSK	53
Tabla 2.6. Tabla de verdad del Multiplexor de la Figura 2.28 para las modulaciones a) QPSK y b) 8PSK.....	55
Tabla 2.7. Parámetros de configuración para la implementación de los sistemas.	65
Tabla 3.1. Resumen de la información de “Timing Constraints” para todos los escenarios	74
Tabla 3.2. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación BPSK, QPSK, OQPSK y 8PSK.....	80

LISTA DE FIGURAS

Figura 1.1. Modelo Lineal de un sistema de comunicaciones, tomado de [5].	5
Figura 1.2. Ubicación de una interfaz binaria entre la fuente y el canal. Por los autores. ...	5
Figura 1.3. Diagrama en bloques de un sistema de comunicación digital. Adaptado de [10].....	6
Figura 1.4. Modulación y Demodulación Digital. Adaptado de [13].....	7
Figura 1.5. Señal Banda base y Pasa banda. Adaptado de [15]	8
Figura 1.6. Diagrama en bloques de un sistema básico de comunicaciones M-PSK en banda base	13
Figura 1.7. Diagramas de constelación de las modulaciones a) BPSK, b) QPSK, c) OQPSK y d) 8PSK.	15
Figura 1.8. Modelo simplificado del canal de comunicaciones	15
Figura 1.9. Regiones de decisión de la constelación 8PSK.....	19
Figura 1.10. Diagrama Fasorial.....	19
Figura 1.11. Ubicación de dos puntos en una constelación M-PSK.....	20
Figura 1.12. Triángulo formado por dos símbolos en una constelación M-PSK.....	20
Figura 1.13. Triangulo para calcular el valor de d	20
Figura 2.1. Diagrama de flujo de la metodología empleada para la simulación. Adaptada de [32].....	26
Figura 2.2. Arquitectura general de una FPGA. Tomado de [34].....	29

Figura 2.3. Modelos de los sistemas de comunicaciones con modulaciones a) QPSK y b) 8PSK.	32
Figura 2.4. Diagrama en bloque para el cálculo de la BER	32
Figura 2.5. Secuencia de bits que entrega la fuente	32
Figura 2.6. Distribución de bits por cada rama para las modulaciones a) QSK y b) 8PSK	33
Figura 2.7. Mapeo de símbolos en la modulación QPSK	33
Figura 2.8. Etapa de Mapeo/Normalización para la modulación QPSK.....	34
Figura 2.9. Mapeo de símbolos en la modulación 8PSK	34
Figura 2.10. Etapa de Mapeo/Normalización para la modulación 8PSK.....	35
Figura 2.11. Señales Contaminación con ruido a) QPSK y b) 8PSK	35
Figura 2.12. Demapeo de bits en la modulación QPSK.....	36
Figura 2.13. Demapeo de bits en la modulación 8PSK	36
Figura 2.14. Multiplexación de bits de las ramas I y C de la modulación QPSK	37
Figura 2.15. Multiplexación de bits de las ramas I, Q y C de la modulación 8PSK	37
Figura 2.16. Cálculo de la BER para los sistemas de comunicaciones con modulaciones QPSK y 8PSK.....	37
Figura 2.17. Sistema de Comunicaciones M-PSK desarrollado en la herramienta System Generator de Xilinx. Por los autores.....	39
Figura 2.18. Fuente de bits	40
Figura 2.19. Señal generada por la fuente.	41
Figura 2.20. Transmisor del sistema de comunicaciones con modulaciones a) QPSK y b) 8PSK	42
Figura 2.21. Señal de entrada y señales de salida de los Mux de las ramas I y Q para a) QPSK y b) 8PSK.....	43
Figura 2.22. Bits a) De las ramas I y Q para QPSK y b) De las ramas I, C y Q para 8PSK que entran al mapeador	44
Figura 2.23. Señales normalizadas a la salida del Mapeador en las ramas a) I y Q para la modulación QPSK.....	46
Figura 2.24. Señales normalizadas a la salida del Mapeador en las ramas a) IC y b) QC para la modulación 8PSK.....	47
Figura 2.25. Canal AWGN complejo para las modulaciones a) QPSK y b) 8PSK	48
Figura 2.26. Punto en la constelación contaminado por ruido correlacionado	49
Figura 2.27. Señales de entrada y salida del canal AWGN para la modulación QPSK de las ramas a) I y b) Q para EbNo igual a 7 dB.....	50
Figura 2.28. Señales de entrada y salida del canal AWGN para la modulación 8PSK de las ramas a) IC y b) QC para EbNo igual a 7 dB	51
Figura 2.29. Receptor de los sistemas con modulación a) QPSK y b) 8PSK.....	52
Figura 2.30. Señales a la entrada y salida del Demapeador QPSK para a) Rama I y b) Rama Q	54
Figura 2.31. Señales a la entrada y salida del Demapeador 8PSK para a) Rama I y C y b) Rama Q y C.....	54
Figura 2.32. Multiplexación de bits de las ramas I, Q para a) QPSK y de las ramas I, Q y C para b) 8PSK	56
Figura 2.33. Señal transmitida y demodulada para a) QPSK y b) 8PSK.....	57
Figura 2.34. Bloque Cálculo BER para los sistemas de comunicaciones con modulaciones M-PSK	57
Figura 2.35. Calculador de BER.....	58
Figura 2.36. Demostración de un bit errado en el sistema con modulación 8PSK.....	58

Figura 2.37. Visualización de las señales transmitida y demodulada para los sistemas M-PSK	59
Figura 2.38. Señal generada por la fuente y señal demodulada del sistema de comunicaciones	59
Figura 2.39. Subsistema para la visualización de los diagrama de constelación y trayectoria de los sistemas diseñados.....	60
Figura 2.40. Diagramas de constelación a la salida del transmisor y del canal para las modulaciones a) QPSK y b) 8PSK.....	61
Figura 2.41. Diagramas de trayectoria a la salida del transmisor y del canal para las modulaciones a) QPSK y b) 8PSK.....	62
Figura 2.42. Sistemas básicos de comunicaciones banda base con modulación M-PSK en Simulink®.....	62
Figura 2.43. Curvas de desempeño a partir de Simulink® y System generator de los sistemas de comunicaciones con modulaciones a) QPSK y b) 8PSK	63
Figura 2.44. Tarjeta de desarrollo Spartan 3AN	64
Figura 2.45. Configuración del System Generator Token para la generación del HDL Netlist.....	66
Figura 2.46. Configuración de la ventana <i>Clocking</i> del System Generator <i>Token</i>	67
Figura 2.47. Configuraciones y generación del archivo .bit a partir del Project Navigator. 67	
Figura 2.48. Configuración del Token para generación directa del archivo <i>Bitstream</i>	68
Figura 2.49. Compilación terminada con éxito	68
Figura 2.50. Ubicación del archivo .Bit	68
Figura 2.51. Identificación de la tarjeta de desarrollo en Impact.....	69
Figura 2.52. Cadena de Programación de la FPGA	69
Figura 2.53. Asignación del archivo <i>Bitstream</i>	69
Figura 2.54. Descarga exitosa del archivo <i>Bitstream</i> a la Spartan-3AN	70
Figura 2.55. Despliegue de la BER en la LCD de la tarjeta	70
Figura 2.56. Señales de entrada y salida en implementación del sistema de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK.....	71
Figura 3.1. Escenarios definidos para la ejecución de la evaluación y análisis de resultados. Por los Autores	73
Figura 3.2. Resumen del <i>Timing Constraints</i>	74
Figura 3.3. Tiempo de Ocupación de Recursos por Bit Transmitido para cada Escenario 74	
Figura 3.4. Curvas de desempeño a partir de la simulación en System Generator, implementación sobre FPGA y valores teóricos para a) Escenario 1, b) Escenario 2, c) Escenario 3 y d) Escenario 4.	77
Figura 3.5. Comparación de curvas de desempeño de simulación en System Generator para el sistema de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK.	78
Figura 3.6. Comparación de curvas de desempeño de implementación en Hardware reconfigurable para el sistema de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK.....	79

LISTA DE TABLAS DE APÉNDICES

Tabla C.1. Mapeo GRAY de las modulaciones a) BPSK y b) OQPSK	103
Tabla C.2. Valores de SNR y σ para un valor de E_b/N_0 igual a 7 dB.....	105
Tabla C.3. Umbrales de decisión Mapeo Gray a) Modulación BPSK y b) Modulación OQPSK.....	108
Tabla C.4. Tabla de verdad del Multiplexor de la Figura C.19b para la modulación OQPSK	109
Tabla E.1. Configuraciones de la fuente equiprobable.....	120
Tabla H.1. Valores de (σ) Correspondientes a Determinados Valores de (E_b/N_0) para las modulaciones BPSK/QPSK/OQPSK/8PSK.....	125
Tabla I.1. Multiplicadores primitivos. Por los autores.....	127
Tabla I.2. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación BPSK.....	128
Tabla I.3. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación QPSK	128
Tabla I.4. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación OQPSK.....	128
Tabla I.5. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación 8PSK	129
Tabla J.1. Modulación BPSK con mapeo Gray.....	129
Tabla J.2. Modulación QPSK con mapeo Gray	130
Tabla J.3. Modulación OQPSK con mapeo Gray.....	130
Tabla J.4. Modulación 8PSK con mapeo Gray	131

LISTA DE FIGURAS DE APÉNDICES

Figura A.1. Señales de salida del canal.....	90
Figura C.1. Modelos de los sistemas de comunicaciones con modulaciones a) BPSK y b) OQPSK.....	95
Figura C.2. Distribución de bits por cada rama para la modulación OQPSK.	96
Figura C.3. Mapeo de símbolos en la modulación BPSK	97
Figura C.4. Etapa de Mapeo/Normalización para la modulación BPSK.....	97
Figura C.5. Mapeo de símbolos en la modulación OQPSK	97
Figura C.6. Etapa de Mapeo/Normalización para la modulación OQPSK.....	98
Figura C.7. Señales Contaminación con ruido a) BPSK y b) OQPSK	98
Figura C.8. Demapeo de bits en la modulación BPSK	99
Figura C.9. Demapeo de bits en la modulación OQPSK	99
Figura C.10. Multiplexación de bits de las ramas I y Q de la modulación OQPSK.....	100
Figura C.11. Transmisor del sistema de comunicaciones con modulaciones a) BPSK y b) OQPSK.....	101

Figura C.12. Señal de entrada y señales de salida de los Mux de las ramas I y Q para OQPSK.....	102
Figura C.13. Bits de las ramas I y Q para OQPSK que entran al Mapeador.....	1023
Figura C.14. Señal de la rama I normalizada a la salida del Mapeador para la modulación BPSK.....	103
Figura C.15. Señales normalizadas a la salida del Mapeador en las ramas a) I y b) Q para la modulación OQPSK.....	104
Figura C.16. Canal AWGN complejo para las modulaciones BPSK/OQPSK.....	105
Figura C.17. Señales de entrada y salida del canal AWGN para la modulación BPSK de las ramas a)I y b)Q para <i>EbNo</i> igual a 7 dB.....	106
Figura C.18. Señales de entrada y salida del canal AWGN para la modulación OQPSK de las ramas a) I y b) Q para <i>EbNo</i> igual a 7 dB.....	106
Figura C.19. Receptor de los sistemas con modulación a) BPSK y b) OQPSK.....	107
Figura C.20. Señales a la entrada y salida del Demapeador BPSK para la Rama I.....	108
Figura C.21. Señales a la entrada y salida del Demapeador OQPSK para a) Rama I y b) Rama Q.....	109
Figura C.22. Multiplexación de bits de las ramas I, Q para OQPSK.....	110
Figura C.23. Señal transmitida y demodulada para las modulaciones a) BPSK y b) OQPSK.....	111
Figura C.24. Diagramas de constelación a la salida del transmisor y del canal para las modulaciones a) BPSK y b) OQPSK.....	111
Figura C.25. Diagramas de trayectoria a la salida del transmisor y del canal para las modulaciones a) BPSK y b) OQPSK.....	112
Figura C.26. Sistemas básicos de comunicaciones banda base con modulación M-PSK en Simulink®.....	113
Figura C.27. Curvas de desempeño a partir de Simulink y System generator de los sistemas de comunicaciones con modulaciones a) BPSK y b) OQPSK.....	114

LISTA DE ACRONIMOS

8PSK	Modulación por Cambio de Fase de Orden 8, <i>8 Phase Shift Keying</i>
ASK	Modulación por Desplazamiento de Amplitud, <i>Amplitud Shift Keying</i>
AWGN	Ruido Blanco Gaussiano Aditivo, <i>Additive White Gaussian Noise</i>
BER	Tasa de Error de Bit, <i>Bit Error Rate</i>
BPSK	Modulación por Cambio de Fase Binaria, <i>Binary Phase Shift Keying</i>
CLB	Bloques Lógicos Configurables, <i>Configurable Logic Block</i>
CPLD	Dispositivo Lógico Programable Complejo, <i>Complex Programmable Logic Device</i>
FIET	Facultad de Ingeniería Electrónica y Telecomunicaciones
FPGA	Arreglo de Compuertas Programables de Campo, <i>Field Programmable Gate Arrays</i>
FSK	Modulación por Desplazamiento de Frecuencia, <i>Frecuency Shift Keying</i>
GNTT	Grupo de Investigación y Desarrollo Nuevas Tecnologías en Telecomunicaciones
GRIAL	Grupo de Radio e InALámbricas
GUI	Interfaz gráfica de usuario, <i>Graphic User Interface</i>
IEEE	Instituto de Ingenieros Eléctricos y Electrónicos, <i>Institute of Electrical and Electronics Engineers</i>
IOBs	Bloques de Entradas y Salidas, <i>Input Output Blocks</i>
ISE	Ambiente de Software Integrado, <i>Integrated Software Environment</i>
JTAG	<i>Join Test Action Group</i>
LCD	Pantalla de Cristal Líquido, <i>Liquid Crystal Display</i>
LED	Diodo Emisor de Luz, <i>Light Emitting Diode</i>
LFSR	Registros de Desplazamiento con Retroalimentación Lineal, <i>Linear Feedback Shift Register</i>

ML	Máxima verosimilitud, <i>Maximum Likelihood</i>
OQPSK	Modulación por Cambio de Fase Cuaternaria Compensada, <i>Offset QPSK</i>
PDF	Función de Densidad de Probabilidad, <i>Probability Density Function</i>
PSD	Densidad Espectral de Potencia, <i>Power Spectral Density</i>
PSK	Modulación por Cambio de Fase, <i>Phase Shift Keying</i>
QAM	Modulación de Amplitud en Cuadratura, <i>Quadrature Amplitude Modulation</i>
QPSK	Modulación por Cambio de Fase Cuaternaria, <i>Quadrature Phase Shift Keying</i>
RFID	Identificación por Radiofrecuencia, <i>Radio Frequency Identification</i>
SDRAM	Memoria de Acceso Aleatorio Dinámico Síncrono, <i>Synchronous Dynamic Random-Access Memory</i>
SNR	Relación Señal a Ruido, <i>Signal to Noise Ratio</i>
UBE	Estimación por Frontera de Unión, <i>Union Bound Estimate</i>
UMTS	Sistema Universal de Telecomunicaciones Móviles, <i>Universal Mobile Telecommunications System</i>
USB	Bus Serial Universal, <i>Universal Serial Bus</i>
VGA	<i>Video Graphics Adapter</i>
VHDL	Lenguaje de Descripción Hardware de Circuitos Integrados de Muy Alta Velocidad, <i>Very High Speed Integrated Circuit Hardware Description Language</i>
WGNG	Generadores de Ruido Blanco Gaussiano, <i>White Gaussian Noise Generator</i>
WPAN	Redes Inalámbricas de Área Personal, <i>Wireless Personal Area Network</i>
XST	Tecnología de Síntesis de Xilinx, <i>Xilinx Synthesis Technology</i>



INTRODUCCIÓN

En los últimos años los sistemas de comunicación han evolucionado, con el fin de soportar nuevos servicios y mejorar el desempeño de servicios tradicionales; de ahí que los sistemas de comunicación analógica están siendo reemplazados por sistemas de comunicación digital, siendo estos últimos objeto de interés y trascendencia en las investigaciones actuales. Ventajas como la regeneración de la señal, la facilidad de procesamiento y la inmunidad frente al ruido, que estos ofrecen, han hecho posible mejoras en el desempeño y fiabilidad de los sistemas de comunicaciones actuales.

El concepto “sistema de comunicación digital” suele referirse a la idea de transmitir señales de voltaje que varían entre dos niveles representados por el uno y el cero, y que a pesar de estar distorsionadas por los efectos del canal, pueden ser reconstruidas en el destino gracias a su carácter discreto.

En un sistema de comunicación, por lo general la señal de la fuente no se transmite directamente en la forma en que fue generada, sino que el transmisor debe modificarla en una forma de onda adecuada para su transmisión sobre el canal, esta modificación se logra mediante un proceso conocido como modulación digital¹, el cual abarca diferentes metodologías de tratamiento de señal, cada una con sus ventajas e inconvenientes particulares. En el presente trabajo de grado se analizan los sistemas de comunicación digital con Modulación por Cambio de Fase Binaria (BPSK, *Binary Phase Shift Keying*), Modulación por Cambio de Fase de Orden 8 (8PSK, *8 Phase Shift Keying*), Modulación por Cambio de Fase Cuaternaria (QPSK, *Quadrature Phase Shift Keying*) y una variante de QPSK, llamada QPSK Compensada o con mayor precisión QPSK Desplazada (OQPSK, *Offset QPSK*).

Aunque los sistemas de comunicación con esquemas de Modulación por Cambio de Fase (PSK, *Phase Shift Keying*) no son nuevos, actualmente son ampliamente utilizados en el entorno comercial y tecnológico; por ejemplo, el esquema de modulación BPSK se utiliza en los estándares de Identificación por Radiofrecuencia (RFID, *Radio Frequency IDentification*) y en transmisores que no demandan altas tasas de transmisión de datos. Por otro lado, la modulación QPSK se utiliza en la transmisión de datos por satélite, en los estándares: IEEE 802.11b², IEEE 802.15.4³ y en la tecnología UMTS⁴.

¹ La modulación digital es el proceso de convertir una secuencia de bits de entrada en una forma de onda adecuada para la transmisión de la información sobre un canal de comunicaciones.

² IEEE 802.11b-1999 o 802.11b, es una modificación de la Norma IEEE 802.11 que amplía la tasa de transferencia hasta los 11 Mbps usando la misma banda de 2.4 GHz. Estas especificaciones bajo el nombre comercial de Wi-Fi han sido implantadas en todo el mundo.

³ IEEE 802.15.4 es un estándar que define el nivel físico y el control de acceso al medio de redes inalámbricas de área personal con tasas bajas de transmisión de datos, es la base sobre la que se define la especificación de ZigBee. Zigbee es el nombre de la especificación de un conjunto de protocolos de alto nivel de comunicación inalámbrica para su utilización con radiodifusión digital de bajo consumo, basada en el estándar IEEE 802.15.4 de redes inalámbricas de área personal (WPAN, *Wireless Personal Area Network*). Su objetivo son las aplicaciones que requieren comunicaciones seguras con baja tasa de envío de datos y maximización de la vida útil de sus baterías.



El esquema de modulación 8PSK algunas veces se usa para recibir canales en alta definición desde satélites. A pesar de que este esquema proporciona más capacidad de datos es menos tolerante frente a la degradación de símbolos que QPSK, razón por la cual el esquema de modulación con 8 fases es por lo general la PSK de más alto orden implementada, ya que con más fases la tasa de error de bit es demasiado alta y existen modulaciones si bien más complejas mucho más eficientes.

Los sistemas de comunicación digital con modulaciones PSK, presentan características especiales en aspectos como confiabilidad y utilización de ancho de banda. Básicamente los sistemas de comunicación con modulaciones BPSK, QPSK, 8PSK y OQPSK deberían proveer comunicaciones altamente fiables, con bajo retardo y soporte de aplicaciones con diversas tasas de transmisión de datos.

Con el fin de afrontar las características especiales de los sistemas de comunicación digital y cumplir con los objetivos planteados para este proyecto, surgió este trabajo de grado, que busca diseñar e implementar⁵ un sistema de comunicación en banda base con modulaciones BPSK, QPSK, OQPSK y 8PSK. La implementación de estos sistemas brinda la posibilidad de tener un acercamiento subyacente a una comunicación real y permite observar sus ventajas frente a otros esquemas de modulación, esta se realiza usando la FPGA de Xilinx Spartan 3AN (xc3s700a-4fg484) disponible dentro de la Facultad de Ingeniería Electrónica y Telecomunicaciones (FIET) de la Universidad del Cauca.

A partir de lo anterior, este trabajo de grado realiza mediante simulación e implementación un análisis del desempeño en función de la Tasa de Error de Bit (BER⁶, *Bit Error Rate*) de un sistema de comunicaciones con modulaciones BPSK, QPSK, OQPSK y 8PSK basado en hardware reconfigurable, para determinar cómo la variación de parámetros como la Relación Señal a Ruido (SNR, *Signal to Noise Ratio*) afecta el desempeño de una comunicación digital.

A continuación se describe el contenido de los cuatro capítulos que conforman el texto.

Capítulo I. Presenta el estudio de un sistema de comunicación digital y sus componentes. Particularmente se estudia el esquema de modulación por desplazamiento de fase y un modelo de canal que adiciona ruido AWGN a la señal, igualmente se desarrolla el análisis de la probabilidad de error de cada esquema.

Capítulo II. Explica la adaptación y aplicación de la metodología de desarrollo empleada para la realización de este trabajo de grado.

⁴Sistema universal de telecomunicaciones móviles (UMTS, *Universal Mobile Telecommunications System*) es una de las tecnologías usadas por los móviles de tercera generación, sucesora de GSM, tiene capacidades multimedia, velocidad de acceso a Internet elevada, que permite transmitir audio y video en tiempo real; y una transmisión de voz con calidad equiparable a la de las redes fijas, además dispone de una variedad de servicios muy extensa.

⁵ Implementar: proceso de ejecutar una decisión o plan [39]

⁶BER: Es una medida del desempeño de una sistema de comunicaciones digital. Se define como el número de bits recibidos de forma incorrecta respecto al total de bits enviados durante una transmisión.



Capítulo III. Ilustra el desarrollo de la experimentación y análisis de los resultados de la simulación e implementación del sistema de comunicación digital con modulaciones BPSK, QPSK, OQPSK Y 8PSK basado en hardware reconfigurable.

Capítulo IV. Expone las conclusiones y las recomendaciones obtenidas del desarrollo de todo el proyecto y presenta una serie de ideas para futuros trabajos e investigaciones en este campo.



CAPÍTULO 1

SISTEMA DE COMUNICACIÓN DIGITAL

1.1. INTRODUCCIÓN

Se define la comunicación como el proceso mediante el cual se transfiere información⁷ desde un punto denominado fuente de información o emisor, hasta otro punto denominado destino de la información o receptor. Dicha transferencia de información se hace a través de un canal y debe procurarse que el proceso sea eficiente⁸, seguro y confiable, de modo que el destino reciba en su totalidad la información enviada desde la fuente con el mínimo de pérdidas, perturbaciones y/o degradaciones [1].

Un sistema⁹ de comunicación, es el conjunto de subsistemas y mecanismos que aseguran la conexión entre el emisor y el receptor [2], dentro de este se definen tres componentes principales que son:

- Un transmisor, que se encarga de convertir el mensaje proveniente de la fuente, en una señal¹⁰ adecuada para transmitirse a través del canal de comunicación.
- Un canal de comunicación, que transporta la señal desde el transmisor hasta el receptor.
- Un receptor, que se encarga de tomar la señal del canal y de reconstruir a partir de ella el mensaje original.

En la década de 1940s Claude Shannon y Warren Weaver concibieron un modelo lineal general de un sistema de comunicación, cuyos componentes están dispuestos como se ilustra en la figura 1.1 [3].

Los sistemas de comunicación digital son por definición sistemas de comunicación, que usan secuencias digitales¹¹ como una interfaz entre la fuente y la entrada del canal y similarmente entre la salida del canal y el destino final [4]. En la figura 1.2 puede observarse la ubicación de la interfaz, en donde la información que entrega la fuente es una secuencia binaria que pasa al módulo 1 llamado modulador, que la procesa para su transmisión sobre el canal. El módulo 1' llamado demodulador recrea la secuencia binaria entrante o la salida de la fuente.

⁷ Información: se define información como el conocimiento o las señales inteligentes comunicados o recibidos [39].

⁸ Eficiente: que consigue un propósito empleando los medios idóneos [39].

⁹ Sistema: es un conjunto de partes, que están relacionadas y organizadas entre sí [37].

¹⁰ Señal: cantidad física que varía con respecto a una o más variables independientes. Estas contienen información de la naturaleza o comportamiento de algún fenómeno [39].

¹¹ Una secuencia digital es una secuencia compuesta por elementos de un alfabeto finito e.g., los dígitos binarios, los dígitos decimales, o las letras del alfabeto de una lengua. Los dígitos binarios son casi universalmente usados en comunicaciones digitales, así que solo se hace la distinción entre digital y binario en ocasiones donde la diferencia sea significativa [13].




Figura 1.1. Modelo Lineal de un sistema de comunicaciones, tomado de [5].




Figura 1.2. Ubicación de una interfaz binaria entre la fuente y el canal. Por los autores.

1.2. ELEMENTOS DE UN SISTEMA DE COMUNICACIÓN DIGITAL

Teniendo en cuenta que el objetivo principal de un sistema de comunicaciones es intercambiar información entre dos entidades con un mínimo de errores [6] y considerando el diagrama en bloques de la figura 1.1 se definen los elementos básicos de un sistema de comunicación digital y en la figura 1.3 se ilustra el proceso de envío de información desde la fuente hasta su destino [7].

A continuación se hace una breve descripción de los elementos del sistema de comunicación digital.

- **Fuente:** se encarga de generar la secuencia de bits a transmitir [8].
- **Transmisor:** se ocupa de transformar la secuencia de bits que entrega la fuente, en una forma de onda¹² adecuada para ser transmitida sobre el canal de comunicaciones (modulación).

¹² La forma de onda es la forma de una señal en el dominio de tiempo, una representación visual o gráfica del valor instantáneo de la señal, trazado contra el tiempo. Es normal pensar de una señal digital como una hilera de pulsos rectangulares de amplitudes discretas, y en efecto esa es a menudo la forma en que viene de una fuente de datos [6]




Figura 1.3. Diagrama en bloques de un sistema de comunicación digital. Adaptado de [10].

- **Canal de transmisión:** Es el medio por el cual la señal de información se transmite desde el transmisor hasta el receptor [9]. Sin importar el medio que se utilice, la señal que pasa a través de él se corromperá inevitablemente, por lo que se dice que el canal contribuye en gran parte a los errores en la transmisión. De manera que conseguir canales adecuados para la transmisión de información es de gran importancia en el diseño de sistemas de comunicación eficientes [10].
- **Receptor:** Se encarga de recuperar correctamente la información que proviene del canal y de convertirla de tal forma que pueda ser entendible por el destino [11], esto se hace al aplicar procesos inversos a los realizados en el transmisor incluyendo mecanismos de decisión y el proceso de demodulación.
- **Destino:** Es el último paso en una comunicación, este se encarga de tomar los datos del receptor [12].

1.3. MODULACION DIGITAL

El propósito de un sistema de comunicaciones es llevar una señal mensaje desde la fuente de información en una forma reconocible hasta el destino del usuario, con la fuente y el usuario separados físicamente uno del otro. Para realizar lo anterior, el transmisor modifica la secuencia de bits proveniente de la fuente en una forma de onda compatible con las características del canal, sobre el cual será transmitida. Este proceso es conocido como modulación digital [13].

En la figura 1.4 se muestra un diagrama en bloques con todas las etapas y las conversiones que debe sufrir la secuencia de bits generada por la fuente para llegar al destino.




Figura 1.4. Modulación y Demodulación Digital. Adaptado de [13]

1.3.1. Técnicas de Transmisión Digital

En un sistema de comunicación digital, dependiendo del rango de frecuencias en el que se envíe la información, la transmisión digital de los datos puede ser en banda base y/o en pasa banda [14]. La transmisión banda base transmite las señales en su frecuencia original, es decir, su espectro no tiene traslaciones de frecuencia; mientras que la transmisión pasa banda traslada el espectro de la señal en banda base a una frecuencia de portadora f_c , que generalmente es una señal de alta frecuencia, mayor que la componente máxima de la señal banda base [15].

Usualmente se denomina modulación a la operación de traslación de una frecuencia dada banda base hacia la denominada frecuencia de portadora f_c , sin embargo hoy en día es mucho más común referirse a la modulación digital como el proceso completo de representar la secuencia de bits de la fuente en señales numéricas¹³, señales que a su vez deben convertirse en formas de onda banda base y con el fin de completar el proceso, estas últimas se transforman a formas de onda pasa banda, centradas en la frecuencia f_c [16]. La demodulación consiste en representar nuevamente las formas de onda pasa banda en formas de onda banda base, para posteriormente recuperar la secuencia de bits transmitida, tal como se muestra en la figura 1.4.

⊙ Transmisión Digital en Banda Base

En un sistema de comunicación digital que transmita la señal en banda base, la fuente entrega una secuencia de bits que son representados como una secuencia de números reales o complejos llamados símbolos. Esta secuencia está lista para ser transmitida asignándole previamente a cada símbolo una forma de onda banda base.

Debido a la inevitable presencia de ruido y otras contaminaciones que se adicionan en su mayoría en el canal de transmisión, en recepción, es necesario decidir qué forma de onda

¹³ La palabra señal, en literatura sobre comunicaciones hace referencia a símbolos, vectores, formas de onda, entre otros. En este texto, las señales numéricas se refieren a una secuencia de números reales o complejos denominados Símbolos [37].



se transmitió. Por el hecho de que la información no es trasladada a una frecuencia superior, no se hacen necesarios circuitos de detección de portadora.

⊙ Transmisión Digital en Pasa Banda

En un sistema de comunicación digital que transmita la señal en pasa banda, la forma de onda banda base se multiplica por una senoide de alta frecuencia. Con el fin de hacer una transmisión eficiente [17] es necesario efectuar un corrimiento espectral hacia una frecuencia central no nula f_c , que por lo general es del orden de los Megahertz o Gigahertz. El corrimiento espectral trae como consecuencia que el ancho de banda de banda base se duplique en pasa banda, aumentando considerablemente su capacidad. En contraposición a la transmisión en banda base, en pasa banda se hace necesario usar un circuito de recuperación de portadora que permita la detección de la forma de onda.

El efecto de traslación de frecuencia se puede observar en la figura 1.5. En esta se evidencia que el ancho de banda de banda base w , en pasa banda se duplica teniendo $2w$.




Figura 1.5. Señal Banda base y Pasa banda. Adaptado de [15]

1.3.2. Técnicas de Modulación Digital

Las técnicas de modulación digital se clasifican en dos grupos dependiendo del número de posibles estados o símbolos que pueda emplear la portadora para representar una señal de información. Estas técnicas son: modulación unibit o binaria y modulación multibit o multinivel.

⊙ Técnicas de Modulación UNIBIT o Binaria:

Son técnicas de modulación en las que se usa un bit para modular la portadora, lo que implica tener dos símbolos cada uno representado por un bit [18].



En general, las señales transmitidas son presentadas de la forma que se muestra en la ecuación (1.1).

$$x(t) = A \sin(2\pi f t + \theta) \quad (1.1)$$

Donde

$x(t)$, Señal variable senoidalmente en el tiempo

A , Amplitud Máxima

f , Frecuencia (Hz)

θ , Desplazamiento de fase (rad)

Considerando que el concepto de modulación digital se basa en controlar la variación de alguno de los parámetros de la señal portadora (amplitud, frecuencia y fase [19]), se tienen las distintas técnicas de modulación unibit, definidas así: si la señal de información es digital y la amplitud A de la portadora varía proporcionalmente con la señal de información, se produce una señal modulada digitalmente llamada Modulación por Desplazamiento de Amplitud (ASK, *Amplitud Shift Keying*). Si la frecuencia f varía en forma proporcional a la señal de información se produce la Modulación por Desplazamiento de Frecuencia (FSK, *Frequency Shift Keying*). Si la fase θ varía de manera proporcional a la señal de información, se produce la Modulación por Desplazamiento de Fase (PSK, *Phase Shift Keying*). Si se varían al mismo tiempo la amplitud y la fase proporcionalmente con la señal de información, resulta la Modulación de Amplitud en Cuadratura (QAM, *Quadrature Amplitud Modulation*).

⊙ Técnicas de Modulación MULTIBIT o MULTINIVEL:

Son técnicas de modulación en las que se usa un arreglo de más de un bit para modular la portadora, lo que implica que cada símbolo estará representado por una cantidad n de bits, como se ve en la ecuación (1.2).

$$n = \log_2 M \quad (1.2)$$

Donde

n , número de bits por símbolo.

M , número de estados o símbolos de la modulación.

O lo que es equivalente, agrupando en bloques de n bits se generarán al menos $M = 2^n$ símbolos.

Con las modulaciones multinivel se logra tener mayores velocidades de transmisión de datos que con las modulaciones binarias, debido a que un solo cambio de portadora está representado por más de un bit. Son casos de modulación multinivel, las modulaciones M-



QAM y M-PSK¹⁴, siendo las modulaciones por cambio de fase el enfoque de este trabajo de grado.

1.4. MODULACIÓN POR CAMBIO DE FASE PSK

También conocida como Modulación por Desplazamiento de Fase, la modulación digital PSK, consiste en transmitir la información en la fase de la portadora, asignando una fase distinta a cada uno de los símbolos de la fuente, manteniendo constantes la amplitud y la frecuencia [20].

Antes de empezar el estudio de las formas de onda que se obtienen durante la transmisión de la información en un sistema completo de comunicación digital con modulaciones PSK, es importante comprender los siguientes conceptos: se llama alfabeto \mathcal{F} , al conjunto de todos los posibles valores $\{u_1, u_2, \dots, u_k\}$ que puede tomar la secuencia de símbolos complejos u_k y se conoce como mapeo a la forma como cada grupo de bits de entrada se asocia con esos determinados símbolos complejos del alfabeto \mathcal{F} [13].

Como se mencionó en el apartado anterior, en los sistemas de comunicación digital el proceso completo¹⁵ de transferencia de información se hace en dos secciones bien diferenciadas, una primera sección llamada transmisión en banda base y una segunda sección conocida como transmisión en pasa banda. A continuación se presentan las formas de onda de salida de cada sección [21].

1.4.1. Transmisión en banda base.

La secuencia de bits que entrega la fuente se agrupa en bloques de n bits que son asignados a la secuencia u_k de números complejos, esta secuencia está lista para ser transmitida a través del canal de comunicaciones una vez se convierte en una forma de onda banda base adecuada para su transmisión. La representación banda base de la señal transmitida se presenta en la ecuación (1.3) [16].

$$u_{BB}(t) = \sum_k u_k p(t - k T_s), \quad t \in \mathbb{R} \quad (1.3)$$

Donde,

$u_{BB}(t)$, Forma de onda banda base.

u_k , Secuencia de símbolos complejos que pueden tomar un valor del alfabeto \mathcal{F} .

$p(t)$, Formas de onda que representa la salida de la fuente.

La forma de onda que representa la salida de la fuente es un impulso, por lo que la ecuación 1.3 debe expresarse como se muestra en la ecuación (1.4)

¹⁴ En este trabajo de grado se presentarán las modulaciones BPSK, QPSK, OQPSK y 8PSK.

¹⁵ El proceso completo de modulación digital consiste en representar la secuencia de bits de la fuente en señales numéricas seguidas de su conversión a formas de onda banda base, formas de onda que son mapeadas en formas de onda pasa banda, centradas en la frecuencia de portadora f_c .



$$u_{BB}(t) = \sum_k u_k \delta(t - k T_s), \quad t \in \mathbb{R} \quad (1.4)$$

1.4.2. Transmisión en pasa banda.

En la sección pasa banda, la forma de onda banda base $u_{BB}(t)$ se multiplica por el factor $e^{i2\pi f_c t}$, trasladándose a una frecuencia f_c . La forma de onda resultante de esa multiplicación es compleja, para realizar su conveniente conversión a una forma de onda real se le debe adicionar su correspondiente complejo conjugado [15], obteniéndose como resultado la forma de onda pasa banda de la ecuación

$$u_{PB}(t) = \frac{1}{2} u_{BB}(t) e^{i2\pi f_c t} + \frac{1}{2} u_{BB}^*(t) e^{-i2\pi f_c t}, \quad t \in \mathbb{R} \quad (1.5)$$

Donde,

$u_{BB}(t)$, Forma de onda banda base
 $u_{BB}^*(t)$, Complejo conjugado de $u_{BB}(t)$

La forma de onda pasa banda $u_{PB}(t)$ de la ecuación (1.5) puede ser escrita en su parte real como se presenta en la ecuación (1.6)) [22].

$$u_{PB}(t) = 2\Re\{u_{BB}(t) e^{i2\pi f_c t}\}, \quad t \in \mathbb{R} \quad (1.6)$$

Donde,

$u_{PB}(t)$, Forma de onda Pasa banda
 $\Re\{ \}$, Operador de la parte real

Usando la ecuación (1.3), la señal PSK se puede expresar como se ve en la ecuación (1.7).

$$u_{PB}(t) = 2\Re\left(\sum_k u_k \delta(t - k T_s) e^{i2\pi f_c t}\right), \quad t \in \mathbb{R} \quad (1.7)$$

Aplicando las identidades que aparecen en las ecuaciones (1.8) y (1.9):

$$\Re(wz) = \Re(w)\Re(z) - \Im(w)\Im(z) \quad w, z \in \mathbb{C} \quad (1.8)$$

$$\Im(z) = -\Re(iz) \quad z \in \mathbb{C} \quad (1.9)$$

La señal PSK puede expresarse así:

$$u_{PB}(t) = 2 \sum_k \Re(u_k) 2\Re\left(\frac{1}{2} \delta(t - k T_s) (e^{i2\pi f_c t})\right) + 2 \sum_k \Im(u_k) 2\Re\left(i \frac{1}{2} \delta(t - k T_s) (e^{i2\pi f_c t})\right), \quad t \in \mathbb{R} \quad (1.10)$$



Especificando las formas de onda de impulsos banda base en fase y cuadratura:

$$\begin{aligned} p_{I, BB}(t) &= \left(\frac{1}{2} \delta(t - k T_s) \right), \quad t \in \mathbb{R} \\ p_{Q, BB}(t) &= \left(i \frac{1}{2} \delta(t - k T_s) \right), \quad t \in \mathbb{R} \end{aligned} \quad (1.11)$$

Con:

$$\begin{aligned} p_I(t) &= 2\Re\left(\frac{1}{2} \delta(t - k T_s) (e^{i2\pi f_c t})\right) = 2\Re\left(p_{I, BB}(t) (e^{i2\pi f_c t})\right), \quad t \in \mathbb{R} \\ p_Q(t) &= 2\Re\left(i \frac{1}{2} \delta(t - k T_s) (e^{i2\pi f_c t})\right) = 2\Re\left(p_{I, BB}(t) (e^{i2\pi f_c t})\right), \quad t \in \mathbb{R} \end{aligned} \quad (1.12)$$

La expresión para la señal PSK $u_{PB}(t)$ se simplifica si la forma onda de impulso δ es real. En el caso de (1.7) para cada $t \in \mathbb{R}$, se obtiene la ecuación (1.13).

$$u_{PB}(t) = 2 \sum_k \Re\{u_{BB}(t)\} \delta(t - k T_s) \cos(2\pi f_c t) - 2 \sum_k \Im\{u_{BB}(t)\} \delta(t - k T_s) \sin(2\pi f_c t), \quad p \text{ es real} \quad (1.13)$$

Por la definición de la función Delta de Dirac o impulso [23], la ecuación (1.13) se puede escribir como se ve en (1.14), donde se presentan las componentes real e imaginaria de la señal banda base multiplicadas por la misma portadora senoidal desfasada entre una componente y la otra:

$$u_{PB}(t) = 2\Re\{u_{BB}(t)\} \cos(2\pi f_c t) - 2\Im\{u_{BB}(t)\} \sin(2\pi f_c t) \quad (1.14)$$

Donde,

$u_{BB}(t)$, Forma de onda banda base
 $u_{PB}(t)$, Forma de onda Pasa banda
 $\Re\{ \}$, Operador de la parte real
 $\Im\{ \}$, Operador de la parte imaginaria

Ahora tomando $u_{I, PB}(t) = 2\Re\{u_{BB}(t)\}$ y $u_{Q, PB}(t) = 2\Im\{u_{BB}(t)\}$ la ecuación (1.14) puede verse como aparece en la ecuación (1.15)

$$u_{PB}(t) = u_{I, PB}(t) \cos(2\pi f_c t) - u_{Q, PB}(t) \sin(2\pi f_c t) \quad (1.15)$$

Donde,

$u_{I, PB}(t)$, Forma de onda Pasa banda de la rama en fase
 $u_{Q, PB}(t)$, Forma de onda Pasa banda de la rama en cuadratura



1.5. SISTEMA BÁSICO DE COMUNICACIONES EN BANDA BASE CON MODULACIÓN M-PSK

Teniendo en cuenta el diagrama en bloques de la figura 1.3 de un sistema de comunicación digital, en la figura 1.6 se presenta una variación del mismo usando transmisión digital en banda base con modulaciones MPSK, considerando un modelo de canal de Ruido Blanco Gaussiano Aditivo (AWGN, *Additive White Gaussian Noise*) con ancho de banda infinito, llamado canal AWGN no limitado en banda.




Figura 1.6. Diagrama en bloques de un sistema básico de comunicaciones M-PSK en banda base

A continuación se detallan los bloques mostrados en la figura anterior.

1.5.1. Fuente de bits

La fuente aleatoria genera una secuencia de bits equiprobables¹⁶ y estadísticamente independientes¹⁷ entre sí.

1.5.2. Modulador M-PSK banda base

Una vez la fuente ha generado la secuencia de bits, estos deben ser agrupados formando símbolos complejos tal como aparece en la ecuación (1.2); en donde n será el número de bits que representan un símbolo y M el número de símbolos del esquema de modulación M-PSK usado. En la tabla 1.1 se muestran los valores de n y M para los esquemas de modulación M-PSK objeto de estudio en este trabajo de grado.

Esquema de modulación M-PSK	Número de bits por símbolo "n"	Número de símbolos complejos de la modulación "M"
BPSK	1	2
QPSK	2	4
OQPSK	2	4
8PSK	3	8

Tabla 1.1. Valores de n y M para cada esquema de modulación M-PSK.

Con,

$$T_s = nT_b = T_b \log_2 M \quad (1.16)$$

¹⁶ Equiprobabilidad: cada uno de los bits generados por la fuente tienen igual probabilidad de ocurrencia.

¹⁷ Los bits de una secuencia se consideran estadísticamente independientes, cuando un bit emitido en un instante determinado no depende de los anteriores ni afecta a los siguientes.



$$R_s = nR_b = R_b \log_2 M \quad (1.17)$$

Donde,

- T_s , Periodo de símbolo (seg)
- T_b , Periodo de bit (seg)
- R_s , Tasa de símbolos (bps).
- R_b , Tasa de bits (bps).
- M , Numero de estados o símbolos de la constelación PSK
- n , Numero de bits por símbolo


Para tener una visualización clara de la técnica de modulación digital que se utiliza, resulta muy práctico representar la salida de la fuente digital a partir de su espacio de señal o constelación¹⁸ [24]. Un diagrama de constelación es la representación geométrica de señales en el plano complejo, sus ejes real e imaginario son llamados eje en Fase (I, *In Phase*) y eje en Cuadratura (Q, *Quadrature*).

Cada punto en la constelación representa un símbolo de todos los posibles generados en la modulación [25].

⊙ Mapeo GRAY


El mapeo Gray se caracteriza por asegurar la condición de que dos símbolos sucesivos cualesquiera, puedan variar únicamente en un bit, reduciendo la probabilidad de error¹⁹ (P_e) del sistema de comunicaciones, tal como se muestra en el apartado 1.7.2.

En la figura 1.7, se pueden apreciar los diagramas de constelación de las modulaciones BPSK, QPSK, OQPSK y 8PSK usando mapeo Gray.



¹⁸ La constelación de una señal es un conjunto de M vectores $\{x_i\}$, $i = 0, \dots, M-1$. El correspondiente conjunto de formas de onda moduladas $\{x_i(t)\}$, $i = 0, \dots, M-1$ es un conjunto de señales. Una constelación es un gráfico de n dimensiones de las posibles señales digitales correspondientes a los probables vectores de señal.

¹⁹ La probabilidad de error P_e es una medida del desempeño de los sistemas, dice la frecuencia con que se detectan incorrectamente los bits o símbolos transmitidos.



c) d)
Figura 1.7. Diagramas de constelación de las modulaciones a) BPSK, b) QPSK, c) OQPSK y d) 8PSK.

1.5.3. Canal de comunicaciones

Un canal de comunicaciones es el medio físico por el cual la señal de información se transmite desde el transmisor hasta el receptor. En este trabajo de grado se considera un canal de comunicaciones no limitado en banda que adiciona ruido AWGN a la señal; donde la entrada al canal $\{X(t); \in \mathbb{R}\}$ y el ruido $\{Z(t); \in \mathbb{R}\}$ son modelados como procesos aleatorios²⁰ y la forma de onda de salida del canal aparece en la ecuación (1.18).

En la figura 1.8, se presenta el modelo simplificado que describe los procesos estocásticos asociados al canal de comunicaciones.




Figura 1.8. Modelo simplificado del canal de comunicaciones

$$Y(t) = X(t) + Z(t) \quad (1.18)$$

Donde,

$\{Y(t); \in \mathbb{R}\}$, Proceso aleatorio que modela la salida del canal de comunicaciones.

$\{X(t); \in \mathbb{R}\}$, Proceso aleatorio que modela la entrada del canal de comunicaciones.

$\{Z(t); \in \mathbb{R}\}$, Proceso aleatorio de ruido AWGN introducido por el canal de comunicaciones.

²⁰ Si dos formas de ondas $x(t)$ y $z(t)$ están definidas sobre valores continuos de t , estas pueden ser modeladas con variables aleatorias continuas, este modelo de probabilidad es lo que se conoce como proceso estocástico o aleatorio [13].



El modelo de ruido aditivo de la ecuación (1.18) implícitamente asume que la forma de onda de entrada no es alterada por ninguna otra perturbación más que el ruido AWGN $\{Z(t); t \in \mathbb{R}\}$ [13]. El ruido en el canal se define como la diferencia entre la salida $Y(t)$ y la entrada $X(t)$ y la noción de “aditivo” inherentemente incluye la suposición de que los procesos $\{X(t); t \in \mathbb{R}\}$ y $\{Z(t); t \in \mathbb{R}\}$, son estadísticamente independientes²¹.

El ruido AWGN se caracteriza por ser: aditivo, debido a que se presenta como la suma sobre la señal a transmitir lo que implica que haya una variación en la amplitud de la señal transmitida conllevando a errores en la transmisión; blanco, porque se modela como un proceso estacionario²² con Densidad Espectral de Potencia (PSD, *Power Spectral Density*) constante para toda frecuencia (ver ecuación (1.19)); gaussiano, porque la distribución empleada para describirlo sigue la Función de Densidad de Probabilidad (PDF, *Probability Density Function*) gaussiana de media (μ) cero presentada en la ecuación (1.20)

La PSD para todas las frecuencias se puede asumir como:

$$Z(f) = \frac{N_o}{2} = \sigma^2, \quad -\infty < f < \infty \quad (1.19)$$

Donde,

$Z(f)$, PDS asociada al proceso aleatorio de ruido AWGN
 N_o , Densidad constante en la notación estándar²³
 σ^2 , varianza²⁴ asociada al proceso aleatorio de ruido AWGN

La demostración de $\frac{N_o}{2} = \sigma^2$ de la ecuación (1.19) se presenta en el Anexo A.

La amplitud de $Z(t)$ en cualquier instante obedece a la PDF gaussiana de AWGN dada por la ecuación (1.20).

$$p(n) = \frac{1}{\sqrt{2\pi\sigma^2}} e^{\left\{-\frac{\eta^2}{2\sigma^2}\right\}} \quad (1.20)$$

Donde,

$p(n)$, PDF gaussiana
 σ^2 , Varianza asociada a la PDF gaussiana
 η , Representa los valores del proceso aleatorio $Z(t)$

Como $\sigma^2 = \frac{N_o}{2}$, la PDF de la ecuación (1.20) puede escribirse como aparece en la ecuación (1.21)

²¹ Esto significa que para todo $k > 0$, para todo tiempo t_1, \dots, t_k y todo tiempo τ_1, \dots, τ_k , las variables aleatorias $X(t_1), \dots, X(t_k)$, son estadísticamente independientes de $Z(\tau_1), \dots, Z(\tau_k)$.

²² Los procesos estacionarios son procesos estocásticos cuya distribución de probabilidad en un instante de tiempo fijo o una posición fija es la misma para todos los instantes de tiempo o posiciones.

²³ $N_o = kT_N$, donde T_N es la temperatura de ruido [K] y k es la constante de Boltzmann $1,38 \times 10^{-23}$ en [J/K]

²⁴ Si el valor de la varianza (σ^2) es igual a uno, se considera que el ruido tiene un nivel de potencia normalizado.



$$p(n) = \frac{1}{\sqrt{\pi N_0}} \exp\left\{-\frac{\eta^2}{N_0}\right\} \quad (1.21)$$

La función de Auto correlación del ruido AWGN expresa que cualquier par de muestras de ruido están no correlacionadas, por lo tanto son independientes (ver ecuación (1.22)).

$$R_z(\tau) = E\{Z(t)Z(t - \tau)\} = \int_{-\infty}^{\infty} Z(f)e^{j2\pi f\tau} df = \int_{-\infty}^{\infty} \frac{N_0}{2} e^{j2\pi f\tau} df = \frac{N_0}{2} \delta(\tau) \quad (1.22)$$

Donde,

$R_z(\tau)$, Función de auto correlación asociada al proceso aleatorio de ruido AWGN.

$\frac{N_0}{2}$, PSD asociada al proceso aleatorio de ruido AWGN.

$\delta(\tau)$, Función Delta de Dirac.

Ruido AWGN complejo

Tomando en consideración la demostración que aparece en el APÉNDICE A y teniendo en cuenta que en este trabajo de grado se utilizan esquemas de modulación en dos dimensiones, el ruido debe ser tal que afecte las componentes real e imaginaria de las señales; por esta razón el ruido AWGN se modela como un proceso estocástico complejo, cuyas componentes real e imaginaria son independientes e idénticamente distribuidas (i.i.d²⁵) con distribución normal²⁶ $N(0, \sigma^2)$, por lo que se tienen dos procesos de ruido AWGN representando cada uno de ellos la componente real e imaginaria del ruido AWGN complejo.

En la ecuación (1.23) se puede ver la expresión que corresponde al ruido AWGN complejo.

$$W(t) = W_I(t) + W_Q(t) \quad (1.23)$$

Donde,

$W(t)$, Proceso de ruido AWGN complejo.

$W_I(t)$, Componente real del proceso de ruido AWGN complejo.

$W_Q(t)$, Componente imaginaria del proceso de ruido AWGN complejo.

1.5.4. Demodulador M-PSK en banda base

Una vez la señal atraviesa el canal de comunicaciones, la información debe ser recuperada por el demodulador que recibe la señal como una secuencia ruidosa de símbolos complejos, razón por la cual debe existir un módulo decisor que permita estimar qué símbolo se recibió en cada instante, estos símbolos son decodificados con el fin de obtener los bits recuperados que se entregan al destino.

²⁵ Funciones o colecciones de variables aleatorias son independientes e idénticamente distribuidas i.i.d si cada función o variable aleatoria tiene la misma distribución de probabilidad que las demás y todas son mutuamente independientes.

²⁶ Distribución normal $N(0, \sigma^2)$ con media (μ) cero y varianza (σ^2) $\frac{N_0}{2}$.



Debido a que la señal recibida es una versión ruidosa de la señal transmitida, en recepción se hace necesario contar con un mecanismo que permita asignar a cada señal recibida la secuencia transmitida más probable. Esta asignación se hace comparando los niveles de la señal recibida con unos valores umbrales preestablecidos para decidir a qué valores pertenecen cada uno de los niveles de la señal recibida, obteniéndose como resultado una señal muy similar a la transmitida por el modulador. El mecanismo anteriormente descrito, se conoce como Criterio de Decisión.

✧ Criterio de decisión

Un receptor se diseña con el fin de minimizar la presencia de errores, con este objetivo y teniendo en cuenta que se desean transmitir símbolos equiprobables e independientes entre sí, provenientes de una fuente binaria sobre un canal AWGN, el criterio de decisión más adecuado para realizar este análisis, es el criterio de decisión de distancia mínima o máxima verosimilitud (ML, *Maximum Likelihood*) [26]. Criterio que consiste en decidir el valor del símbolo transmitido del conjunto finito²⁷ $\{u_k\}$ del alfabeto \mathcal{F} más cercano al valor del símbolo recibido R_k por el demodulador en la constelación [27]. La distancia mínima entre el símbolo recibido y el transmitido está dada por la ecuación (1.24)

$$d_{min} = \min\{|R_k - u_k|\} \quad (1.24)$$

Donde,

R_k , Símbolo recibido por el demodulador.

u_k , Símbolo transmitido más cercano a R_k .

d_{min} , Distancia mínima entre el símbolo recibido R_k y el símbolo transmitido u_k .

✧ Regiones de decisión

Una constelación se puede separar en regiones de decisión que se denominan umbrales de decisión, estos tienen ubicados en sus centros cada uno de los símbolos transmitidos por el modulador. En la figura 1.9 se presenta el diagrama de constelación de la modulación 8PSK dividido por colores en las regiones de decisión de cada símbolo u_k transmitido, de ahí que si se recibe el símbolo R_k en color gris ubicado en alguna de las regiones de decisión del símbolo u_k , el demodulador interpretará que el símbolo recibido corresponde al valor de u_k perteneciente a dicha región de decisión.

²⁷ Los elementos de la constelación de símbolos transmitidos se toman del conjunto finito $\{u_k\}, k = 0, 1, \dots, M - 1$, donde los símbolos u_k son reales o complejos.




Figura 1.9. Regiones de decisión de la constelación 8PSK

✧ **Distancia entre símbolos de la constelación M-PSK**

En general cada símbolo u_k está representado por un fasor²⁸ como se ve en la figura 1.10. Una colección de fasores es lo que se conoce como constelación y su representación gráfica es el diagrama de constelación.




Figura 1.10. Diagrama Fasorial

$$u_k = D \cos \theta_k + jD \sin \theta_k \quad (1.25)$$

Si los puntos de la constelación son equidistantes y están ubicados dentro de una circunferencia de radio D como se muestra en la figura 1.11, para encontrar el valor de la distancia mínima d entre los símbolos u_k y u_{k+1} de la constelación M-PSK, se toma el triángulo formado por los vértices 0 , u_k y u_{k+1} , tal como se ve en la figura 1.12.

²⁸ Un fasor es una cantidad compleja que se emplea para representar funciones del tiempo que varían de forma senoidal. $F = F_m e^{j\theta}$ es un número complejo con módulo igual a la amplitud de la magnitud que representa y fase de dicha magnitud en $t=0$. El fasor se relaciona con las funciones senoidales a través de la siguiente expresión: $f(t) = F_m \cos(\omega t + \theta) = R_e[F e^{j\omega t}]$.




Figura 1.11. Ubicación de dos puntos en una constelación M-PSK




Figura 1.12. Triángulo formado por dos símbolos en una constelación M-PSK

El triángulo de la figura 1.12 se divide en dos triángulos, considerando que los dos son iguales en la figura 1.13 se muestra uno de ellos, esto con el fin de que el cálculo del valor de los ángulos sea más sencillo.




Figura 1.13. Triángulo para calcular el valor de d.

Aplicando la Ley del seno [28] en la figura 1.13 se tiene que:

$$\frac{d/2}{\sin(\pi/M)} = \frac{D}{\sin(\pi/2)} \quad (1.26)$$

Despejando d, de la ecuación (1.26), se obtiene la ecuación (B.3)

$$d = 2D \text{sen}\left(\frac{\pi}{M}\right) \quad (1.27)$$

Donde,

M, Número de estados o símbolos de la constelación M-PSK
 D, Amplitud del fasor.



La distancia mínima d de la ecuación (1.27), será la distancia mínima entre los símbolos de las constelaciones M-PSK.

En el Anexo B se presentan las características principales de las modulaciones M-PSK que se tratarán en este trabajo de grado.

1.6. DESEMPEÑO DEL SISTEMA DE COMUNICACIÓN DIGITAL

Una medida del desempeño de un sistema de comunicación digital, es la frecuencia de ocurrencia de errores en la secuencia decodificada y se conoce como Tasa de Error de Bit (BER²⁹, *Bit Error Rate*).

1.6.1. Tasa de error de bit

Ya que el demodulador PSK proporciona la señal de información recuperada, es posible evaluar la calidad de transmisión del sistema de comunicación digital a través de la BER; esta tasa es una medida cuantitativa de la calidad de la señal digital y se define como el número de bits errados recibidos respecto al total de bits enviados durante una transmisión.

Se define como se muestra en la ecuación (1.28).

$$BER = \frac{E(t)}{N(t)} \quad (1.28)$$

Donde,

$E(t)$, Número de bits errados recibidos en el tiempo t

$N(t)$, Número total de bits transmitidos en el tiempo t

Para evaluar el desempeño de un sistema de comunicaciones, la BER se mide y se compara con la probabilidad de error $P(e)$ esperada.

1.7. PROBABILIDAD DE ERROR DE LAS MODULACIONES PSK

La probabilidad de error $P(e)$ es una expectativa matemática calculada teóricamente para un sistema determinado [29], que se define como la probabilidad de que el receptor se equivoque al identificar los unos y los ceros transmitidos, esto depende fundamentalmente del ruido que se agrega a la señal modulada a lo largo del canal de comunicaciones.

En un sistema con un canal AWGN, usando el criterio de distancia mínima para estimar los símbolos recibidos, es posible utilizar la Estimación por Frontera de Unión (UBE, *Union Bound Estimate*) como método para evaluar la probabilidad de error de los sistemas, la ecuación (1.29) presenta el cálculo del valor de la P_e usando este método [30].

²⁹ BER es un registro empírico (histórico) del verdadero desempeño de error de bit de un sistema.



$$P_e\{e_s\} \cong KQ\left(\frac{d}{2\sigma}\right) \quad (1.29)$$

Donde,

$P_e\{e_s\}$, Probabilidad de error de símbolo.

K , Número promedio de secuencias a una distancia mínima de una secuencia codificada dada (número promedio de vecinos de cada símbolo).

$Q()$, Función de error complementaria.

d , Distancia mínima entre secuencias codificadas (distancia mínima entre símbolos vecinos de la constelación).

σ , Desviación estándar.

Cálculo del factor K

El valor del factor K de la ecuación (1.29), se obtiene calculando el número promedio de vecinos de cada símbolo mediante la ecuación (1.30) [31], para cada una de las constelaciones de las modulaciones BPSK, QPSK, OQPSK y 8PSK.

$$K = \frac{1}{M}(j * s) \quad (1.30)$$

Donde,

K , Número promedio de vecinos de cada símbolo de la constelación M-PSK.

M , Número de símbolos o estados en la constelación M-PSK.

j , Número de vecinos por símbolo (para el caso de constelaciones M-PSK un símbolo puede tener mínimo un y máximo dos símbolos vecinos).

s , Número de símbolos que cuentan con j símbolos vecinos.

Así, a partir de la ecuación (1.30), los valores del factor K correspondientes a cada una de las modulaciones estudiadas en este trabajo de grado, están dados por las ecuaciones (1.31) a (1.34).

$$K_{BPSK} = \frac{1}{2}[(1 \times 2)] = 1 \quad (1.31)$$

$$K_{QPSK} = \frac{1}{4}[(2 \times 4)] = 2 \quad (1.32)$$

$$K_{OQPSK} = \frac{1}{4}[(2 \times 4)] = 2 \quad (1.33)$$

$$K_{8PSK} = \frac{1}{8}[(2 \times 8)] = 2 \quad (1.34)$$

Donde,

K_{BPSK} , Número promedio de vecinos de cada símbolo de la constelación BPSK.

K_{QPSK} , Número promedio de vecinos de cada símbolo de la constelación QPSK.



K_{OQPSK} , Número promedio de vecinos de cada símbolo de la constelación OQPSK.

K_{8PSK} , Número promedio de vecinos de cada símbolo de la constelación 8PSK.

Cálculo de la función de error complementaria

El cálculo de la función de error complementaria de la ecuación (1.29) se hace en términos de la relación de Energía de Bit a Densidad Espectral de Potencia de Ruido (E_b/N_o), como se muestra en la ecuación (1.35), teniendo en cuenta que la distancia mínima entre los símbolos de la constelación es d y que la varianza de ruido corresponde a la relación definida en la ecuación (1.19).

$$Q\left(\frac{d}{2\sigma}\right) = Q\left(\sqrt{\frac{d^2}{4\sigma^2}}\right) = Q\left(\sqrt{\frac{2d^2}{4N_o}}\right) \quad (1.35)$$

Así, considerando las ecuaciones (B.10) a (B.13) que aparecen en el apéndice B, se obtiene la función de error complementaria planteada en la ecuación (1.35), tal como lo presentan las ecuaciones (1.36) a (1.39) para las modulaciones BPSK QPSK, OQPSK y 8PSK respectivamente.

Para BPSK:

$$Q\left(\frac{d}{2\sigma}\right) = Q\left(\sqrt{\frac{2d^2}{4N_o}}\right) = Q\left(\sqrt{\frac{2(4E_b)}{4N_o}}\right) = Q\left(\sqrt{\frac{2E_{b,BPSK}}{N_o}}\right) \quad (1.36)$$

Para QPSK:

$$Q\left(\frac{d}{2\sigma}\right) = Q\left(\sqrt{\frac{2d^2}{4N_o}}\right) = Q\left(\sqrt{\frac{2(4E_b)}{4N_o}}\right) = Q\left(\sqrt{\frac{2E_{b,QPSK}}{N_o}}\right) \quad (1.37)$$

Para OQPSK:

$$Q\left(\frac{d}{2\sigma}\right) = Q\left(\sqrt{\frac{2d^2}{4N_o}}\right) = Q\left(\sqrt{\frac{2(4E_b)}{4N_o}}\right) = Q\left(\sqrt{\frac{2E_{b,OQPSK}}{N_o}}\right) \quad (1.38)$$

Para 8PSK:

$$Q\left(\frac{d}{2\sigma}\right) = Q\left(\sqrt{\frac{2d^2}{4N_o}}\right) = Q\left(\sqrt{\frac{(2)^4(3E_b)\text{sen}^2\left(\frac{\pi}{8}\right)}{4N_o}}\right) = Q\left(\sqrt{\frac{6E_{b,8PSK}}{N_o}}\text{sen}\left(\frac{\pi}{8}\right)\right) \quad (1.39)$$

Cálculo de la probabilidad de error

Remplazando las ecuaciones (1.31) a (1.34) y las ecuaciones (1.36) a (1.39) en la ecuación (1.29), para cada modulación M-PSK, se obtiene la probabilidad de error de cada una de ellas, tal como se presenta en las ecuaciones (1.40) a (1.43).

$$P_{e,BPSK} \cong Q\left(\sqrt{\frac{2E_{b,BPSK}}{N_o}}\right) \quad (1.40)$$



$$P_{e,QPSK} \cong 2Q \left(\sqrt{\frac{2E_{b,QPSK}}{N_o}} \right) \quad (1.41)$$

$$P_{e,OQPSK} \cong 2Q \left(\sqrt{\frac{2E_{b,OQPSK}}{N_o}} \right) \quad (1.42)$$

$$P_{e,8PSK} \cong 2Q \left(\sqrt{\frac{6E_{b,8PSK}}{N_o}} \operatorname{sen} \left(\frac{\pi}{8} \right) \right) \quad (1.43)$$

Donde,

- $P_{e,BPSK}$, Probabilidad de error de símbolo de la modulación BPSK.
- $P_{e,QPSK}$, Probabilidad de error de símbolo de la modulación QPSK.
- $P_{e,OQPSK}$, Probabilidad de error de símbolo de la modulación OQPSK.
- $P_{e,8PSK}$, Probabilidad de error de símbolo de la modulación 8PSK.



CAPÍTULO 2

MODELADO, SIMULACIÓN E IMPLEMENTACIÓN

2.1. INTRODUCCIÓN

En este capítulo se describe la metodología de simulación usada en el trabajo de grado. Con el fin de cumplir los objetivos propuestos se diseñan e implementan cuatro modelos de sistemas de comunicación con modulaciones BPSK, QPSK, OQPSK y 8PSK utilizando tecnología FPGA; además se realizan sus correspondientes análisis de desempeño en términos de BER y SNR.

Inicialmente se indaga acerca de las herramientas hardware y software útiles para el desarrollo del proyecto, sus formas de implementación y programación sobre FPGAs. Posteriormente se presentan la configuración y las características de cada etapa de los sistemas de comunicación digital diseñados.

Finalmente, se realiza la implementación de los modelos planteados en hardware y los resultados obtenidos de los sistemas en términos de BER son visualizados en la LCD de la FPGA y posteriormente analizados.

2.2. METODOLOGÍA DE SIMULACIÓN

La metodología de simulación adoptada para llevar a cabo el desarrollo del proyecto es una adaptación de las descritas por Zeidman, Astaiza et al., en [32], [33] y consta de las fases que se muestran en la figura 2.1.

A continuación se explica el desarrollo de la metodología.

2.2.1. FASE 0. DESCRIPCIÓN DE LAS ESPECIFICACIONES

Una especificación es una guía para la elección de las tecnologías y las herramientas adecuadas y sobre todo para despejar las dudas sobre los requerimientos que deben cumplir los sistemas a diseñar. Este trabajo de grado en su término debe cumplir con:

- Ⓢ El análisis del desempeño de un sistema de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK en banda base y en hardware reconfigurable considerando en el mismo un modelo de canal AWGN.
- Ⓢ La implementación sobre hardware reconfigurable de los sistemas ya descritos y de un modelo de canal AWGN.

- ⊙ La evaluación del desempeño de los sistemas implementados sobre hardware reconfigurable en función de la BER y la SNR.




Figura 2.1. Diagrama de flujo de la metodología empleada para la simulación. Adaptada de [32]

2.2.2. FASE 1. SELECCIÓN DE HERRAMIENTAS SOFTWARE Y HARDWARE

Dado el enfoque de este trabajo de grado se requiere que las herramientas a utilizar cumplan con los siguientes requerimientos:

- ✧ **Facilidad de obtención:** debido a que la Universidad del Cauca no cuenta con suficientes recursos, en la medida de lo posible deben usarse herramientas que se tengan en los laboratorios de la universidad, buscar unas de bajo costo o en su defecto gratuitas, con la dificultad de que algunas no contengan todas las funcionalidades necesarias.
- ✧ **Compatibilidad con recursos hardware:** dentro de la FIET se cuenta con un número limitado de FPGAs y el Departamento de Telecomunicaciones con sus grupos de Investigación y Desarrollo (I+D), Grupo de Radio e InALámbricas (GRIAL) y Grupo de Investigación y Desarrollo Nuevas Tecnologías en Telecomunicaciones (GNTT) dentro de los que está enmarcado este trabajo de grado, cuentan con las FPGAs de Xilinx, de ahí que este hecho será el limitante en la escogencia de las demás herramientas.
- ✧ **Soporte para modelado, simulación y prototipado de sistemas:** se necesita un entorno gráfico sobre el cual modelar los sistemas diseñados, que sea compatible con las demás tecnologías software y hardware usados.
- ✧ **Manejo de características variables:** debido a que los sistemas diseñados tienen parámetros que varían de acuerdo al tipo de modulación con el que trabajen, estos deben poder ser manipulados por el diseñador.
- ✧ **Visualización de diagramas de constelación:** Con el fin de analizar la calidad de las señales recibidas, cada demodulador debe examinar uno a uno los símbolos recibidos afectados por las perturbaciones del canal y con base en un método de representación en el plano complejo de los estados de los símbolos, hacer una estimación de lo que se transmitió realmente a partir del punto del diagrama de constelación que esté más cercano del símbolo recibido.



- ✧ **Posibilidad de programación de la FPGA:** Una vez se tienen los sistemas diseñados en simulación, es necesario cargar esta información en la FPGA con el fin de cumplir con el objetivo de Implementar los sistemas de comunicaciones sobre hardware reconfigurable.

Herramientas hardware como las FPGAs son un ejemplo de los avances significativos que ha tenido la ingeniería, sin embargo su explotación en totalidad no podría lograrse sin contar con un entorno de herramientas software que hagan factible el proceso de diseño, simulación, síntesis del resultado y configuración de las mismas. Dichas herramientas se mencionan a continuación.

2.2.2.1. Herramientas Software

Buscando cumplir con los requerimientos definidos para el desarrollo de los sistemas de este trabajo de grado, se centra la atención en la herramienta de desarrollo software, *System Generator* del paquete de diseño del Ambiente de Software Integrado³⁰ (ISE, *Integrated Software Environment*) de Xilinx y que se aloja en Simulink® de Matlab®.

System Generator

System Generator a menudo denominado SysGen es una herramienta de diseño de sistemas de alto nivel, que permite el uso del entorno de diseño basado en modelos Simulink® de MathWorks para el diseño sobre FPGAs de Xilinx; este hecho brinda la posibilidad de combinar bloques de Xilinx con funciones de Matlab® y bloques nativos de Simulink®.

Con el fin de crear modelos de sistemas de comunicaciones completos simulados en el entorno gráfico de Simulink®, el blockset³¹ de Xilinx que se aloja en las librerías de Simulink® incluye bloques de elementos básicos como retardos, memorias, registros, operadores aritméticos, etc., bloques de comunicación, de lógica de control, de procesamiento digital de señales, bloques matemáticos y de memoria, que permiten integrar código HDL, funciones de Matlab® y componentes hardware diseñados para FPGAs de Xilinx.

Todo sistema desarrollado en Simulink® para FPGA, debe incluir en su diseño el bloque denominado *System Generator Token*. Este bloque está disponible en los *toolboxes* Xilinx de Simulink® y en él se especifican las características del proyecto, como la familia del dispositivo sobre el que se realizará la implementación, la frecuencia de operación del circuito, la herramienta utilizada para la síntesis, el tipo de compilación a utilizar y el lenguaje de descripción de hardware utilizado que puede ser el Lenguaje de Descripción

³⁰ Paquete de diseño ISE: Herramienta software de Xilinx para el análisis y compilación (síntesis) de diseños HDL permitiendo realizar también análisis de tiempos, simular la reacción de un diseño a diferentes estímulos, y configurar el hardware a través de una interfaz de programación. De los componentes disponibles en este paquete, los más relevantes para el presente trabajo de grado fueron: System Generator, para el diseño de alto nivel soportado por Simulink®; Project Navigator para el análisis de restricciones del diseño y cálculo de recursos hardware requeridos e iMPACT para la programación del FPGA.

³¹ Conjunto de librerías que contienen los bloques de System Generator de Xilinx alojado en Simulink® de Matlab®.



Hardware de Circuitos Integrados de Muy Alta Velocidad (VHDL, *Very High Speed Integrated Circuit Hardware Description Language*)³² o Verilog.

Cabe resaltar que *System Generator* a partir de un esquema modelado genera automáticamente el archivo de programación del proyecto para su implementación sobre hardware, siendo esta la ventaja principal que ofrece. Sin embargo el SysGen no es capaz de implementar el sistema individualmente, necesita la instalación del paquete de diseño ISE de Xilinx para cargar el archivo *.bit con el que se puede programar la FPGA.

Simulink®

Simulink® es una herramienta integrada en Matlab®, utilizada para modelar, simular y analizar sistemas dinámicos. Esta herramienta permite mediante un método gráfico, realizar diferentes sistemas que se puede combinar con el método del lenguaje de programación utilizado en Matlab®, el lenguaje m.

Simulink® brinda la facilidad de construir diagramas en bloques, simular el comportamiento del sistema, evaluar su eficiencia y mejorar el diseño. El ambiente gráfico de Simulink® es el mismo que se utiliza en System Generator, por lo que una de sus ventajas más importantes es la posibilidad de unir bloques de Simulink® y de System Generator para realizar simulaciones.

ISE

ISE es una de las herramientas más utilizadas para la programación de FPGAs. En este trabajo de grado, esta herramienta se utiliza para la programación en lenguaje VHDL del sistema de comunicación digital en banda base con modulaciones BPSK/QPSK/OQPSK/8PSK y para la etapa de implementación física del mismo sobre la FPGA.

ISE posee una interfaz gráfica de usuario GUI (*Graphic User Interface*) que se denomina *Project Navigator*. La FPGA se configura mediante la programación de la memoria flash, haciendo uso de la herramienta iMPACT que se encuentra en *Project Navigator*, así el archivo que se graba en la tarjeta como se mencionó anteriormente será el binario generado.

2.2.2.2. Herramienta Hardware

Una FPGA es un dispositivo semiconductor constituido por bloques de memoria, que permite configurar mediante un lenguaje de programación específico su interconexión y funcionalidad, obteniéndose un código que sustituye la electrónica digital y que permite el desarrollo de cualquier función lógica necesaria.

No obstante, la programación de una FPGA no solo está limitada por las características de la tarjeta de desarrollo sino que también es necesario un software especial diseñado

³² VHDL es un lenguaje usado por ingenieros para describir circuitos digitales. Se usa principalmente para programar FPGAs.



En el Anexo C se presenta información más detallada de las herramientas software y hardware usadas en este trabajo de grado.

Considerando factores como disponibilidad de la herramienta hardware dentro de la Universidad, capacidad de procesamiento y teniendo en cuenta que *System Generator* realiza diseños sobre FPGAs de Xilinx, la herramienta hardware escogida para el desarrollo de este trabajo de grado fue el kit de desarrollo Spartan-3A/3AN, que cuenta con la FPGA Spartan 3AN (XC3S700A-FG484) de Xilinx.

FPGA SPARTAN 3A/3AN DE XILINX

La FPGA Spartan 3AN (XC3S700A-FG484) de Xilinx, que viene integrada en la tarjeta de desarrollo Spartan-3AN, también de Xilinx, es una herramienta completa para crear diseños de sistemas de comunicaciones (ver figura 2.44). A continuación se mencionan sus principales características.

- ⊙ Completo prototipado de FPGA a bajo costo.
- ⊙ Soporta dispositivos de la familia Spartan 3A.
- ⊙ Dispositivos de Xilinx: Spartan-3AN (XC3S700A-FG484) y plataforma Flash (XCF04S-VOG20C).
- ⊙ Relojes: oscilador de cristal de 50 MHz, zócalo de 8 pines para conexión de oscilador externo.
- ⊙ Memoria: Flash paralela de 32 Mbit, Flash SPI de 16 Mbit, SDRAM DDR2 32Mx16.
- ⊙ Interfaces analógicas: convertidor D/A de 4 canales, convertidor A/D de 2 canales, amplificador de señal.
- ⊙ Conectores e interfaces: Conector PHY 10/100 para Ethernet, puerto USB JTAG, 2 puertos serie de 9 pines RS-232, puerto para teclado o ratón PS/2-style, conector VGA con capacidad para 4096 colores, ruleta codificadora con pulsador, 4 interruptores deslizantes, 8 LEDs individuales, 4 pulsadores de contacto momentáneo, puertos de conexión de expansión Hirose de 100 pines y 2 conectores de expansión de 6 pines.
- ⊙ Display de 16 caracteres con 2 líneas de LCD.

Teniendo en cuenta que dentro de la FIET se cuenta con varias licencias de Simulink® de Matlab® y considerando la posibilidad de obtener una licencia renovable de 30 días para el ISE de Xilinx desde la página web del fabricante, las herramientas elegidas son: para el diseño de los modelos de los sistemas se usa *System Generator* de Xilinx, para descargar el archivo de programación *.bit del diseño sobre la FPGA de Xilinx se hace uso de la herramienta ISE iMPACT de Xilinx.

La instalación de *System Generator* de Xilinx es un proceso muy sencillo, sin embargo presenta una serie de dificultades especialmente en la compatibilidad de versiones de los diferentes paquetes que deben ser instalados, por lo que es necesario que exista compatibilidad entre ISE, *System Generator* y Simulink® de Matlab®, adicionalmente es importante validar que estas sean compatibles con la versión del sistema operativo del equipo en el que serán instalados.

Para el desarrollo del presente trabajo de grado, se utiliza la versión 14.4 de *System Generator* que es compatible en la misma versión con el ISE de Xilinx y la versión 7.14 de



Matlab® corriendo sobre Windows 7 y 8, de 32 y 64 bits respectivamente. Este conjunto de versiones no genera ningún tipo de incompatibilidad, sin embargo en la tabla 2.1 se presenta una lista de herramientas compatibles con *System Generator* 14.4 que tampoco presentan ningún tipo de inconveniente.

Herramienta	Versión
MATLAB	(R2011a)/Simulinkv7.7, (R2011b)/Simulinkv7.8, (R2012a)/Simulinkv7.9, (R2012b)/Simulink v8.0
ISE	14.4
Sistema operativo	Windows 7 Home Basic, Windows 8 Pro with Media Center, Windows 7 Professional y Windows XP Professional.

Tabla 2.1. Herramientas compatibles con System Generator 14.4. Por los Autores.

2.2.3. FASE 2. DEFINICIÓN DE LOS SISTEMAS

Se desarrollará un sistema de comunicación digital en banda base con modulaciones BPSK, QPSK, OQPSK y 8PSK y un modelo de canal AWGN, sobre hardware reconfigurable.

Debe tenerse en cuenta que las fases 3, 4 y 5 de la metodología que continúan a partir de este momento, presentan el diseño, simulación y validación del sistema únicamente con las modulaciones QPSK y 8PSK debido a la limitación del tamaño en hojas del texto, sin embargo en el apéndice C se presenta el análisis correspondiente al sistema con las modulaciones BPSK y OQPSK.

2.2.4. FASE 3. DISEÑO DE LOS SISTEMAS

En esta fase se presenta el diseño general en bloques de un sistema de comunicación con modulaciones QPSK y 8PSK en banda base y un canal AWGN, analizando el proceso que atraviesa la señal que proviene desde la fuente de información para llegar a su destino. Además se diseña el bloque que realiza el cálculo de la BER del sistema.

Tomando como punto de partida el sistema de comunicaciones descrito en la figura 1.6, para el modelado de los sistemas de comunicaciones banda base con modulaciones QPSK/8PSK y tomando en consideración la pregunta de investigación que busca responder este trabajo de grado, la caracterización de los sistemas se realizó teniendo en cuenta que un sistema de comunicación digital consta de cuatro subsistemas básicos, una *fuentes* que genera la señal de información a transmitir en el sistema, un *transmisor* constituido por dos etapas, una de división de datos que toma los bits generados por la fuente y los distribuye por las ramas I y Q; y una etapa de mapeo con normalización que asigna a cada grupo de n bits un símbolo de la constelación ubicado dentro de una circunferencia unitaria, un *canal AWGN* que introduce ruido complejo a la forma de onda y un *receptor* encargado de realizar los procesos inversos que tuvieron lugar en el transmisor con el fin de convertir la forma de onda afectada por ruido en una réplica fiel de la información transmitida por la fuente.

Considerando lo anterior, en la figura 2.3 se presenta en un diagrama en bloques, los diseños generales que sirvieron de pauta para el desarrollo de las simulaciones de los



sistemas de comunicación; el modelo usado para obtener el valor de la BER de los mismos se muestra en la figura 2.4.

Los aspectos importantes relacionados con el funcionamiento de cada uno de los subsistemas de los sistemas de la figura 2.3 se detallan a continuación.




Figura 2.3. Modelos de los sistemas de comunicaciones con modulaciones a) QPSK y b) 8PSK.




Figura 2.4. Diagrama en bloque para el cálculo de la BER

Subsistema 1. Fuente de información: Genera una secuencia de bits equiprobables y estadísticamente independientes entre sí, como se muestra en la figura 2.5.




Figura 2.5. Secuencia de bits que entrega la fuente

Subsistema 2. Transmisor: El transmisor está constituido por dos etapas, la división de bits y el mapeo/normalización.

- Etapas de División de bits:** Toma los bits generados por la fuente de información y los distribuye uno a uno por las ramas I y Q, teniendo en cuenta que solo para el caso del esquema de modulación 8PSK aparece un bit adicional, llamado bit de control (C) que debe ser incluido en este proceso y se distribuye por la rama C.

En la figura 2.6 se presenta la distribución de bits que van por cada rama.




Figura 2.6. Distribución de bits por cada rama para las modulaciones a) QPSK y b) 8PSK

Etapa de Mapeo/Normalización:

En la etapa de mapeo, para la modulación QPSK se toman los bits de las ramas I y Q y se agrupan por parejas. Estas parejas se asocian a símbolos complejos³⁸ (M) diferentes (ver figura 2.7), generando una señal bipolar por cada rama que corresponde con la forma de onda banda base resultante del proceso de modulación. Como aparece en el diagrama de la figura 2.8, los niveles de amplitud de las señales bipolares son los valores normalizados³⁹ de cada símbolo complejo de la modulación QPSK.




Figura 2.7. Mapeo de símbolos en la modulación QPSK

³⁸ Un símbolo complejo tiene una parte real $\{a_i\}$ y una parte imaginaria $\{j b_i\}$. Cada punto $\{\pm a_i \pm j b_i\}$ representará un símbolo complejo diferente.

³⁹ La etapa de normalización se realiza al mismo tiempo que se hace la asignación de bits a símbolos, esto es asegurando que la posición de cada símbolo en la constelación esté dentro de la circunferencia unitaria, de ahí que un símbolo en la modulación QPSK se ubicará en un punto $\{\pm \frac{\sqrt{2}}{2} \pm j \frac{\sqrt{2}}{2}\}$ mientras que un símbolo en la modulación 8PSK se ubicará en un punto $\{\pm 0.3826 \pm j 0.9238\}$. El objetivo de la normalización es lograr que las señales bipolares tengan una potencia promedio igual a 1.




Figura 2.8. Etapa de Mapeo/Normalización para la modulación QPSK

Para la modulación 8PSK, en la etapa de mapeo se toman los bits de las ramas I, Q y C y se agrupan por parejas IC y $Q\bar{C}$. Estas parejas se asocian a símbolos complejos diferentes como aparece en la figura 2.9, generando una señal bipolar multinivel por cada rama que corresponde con la forma de onda banda base resultante del proceso de modulación. Como aparece en la figura 2.10 los niveles de amplitud de las señales bipolares multinivel son los valores normalizados de cada símbolo complejo de la modulación 8PSK.




Figura 2.9. Mapeo de símbolos en la modulación 8PSK




Figura 2.10. Etapa de Mapeo/Normalización para la modulación 8PSK

Subsistema 3. Canal AWGN:

La señal que proviene del transmisor atraviesa el canal de comunicaciones que en este caso se ha asumido como no limitado en banda que adiciona ruido AWGN complejo a la misma. En el sistema de comunicaciones en banda base con modulación QPSK, a la salida del canal se ven las dos señales bipolares I y Q contaminadas por el ruido como se ve en la figura 2.11a. Mientras que para el sistema de comunicaciones que usa la modulación 8PSK, en la salida del canal se ven las dos señales bipolares multinivel IC y QC̄ contaminadas con ruido, esto se muestra en la figura 2.11b.




Figura 2.11. Señales Contaminación con ruido a) QPSK y b) 8PSK



Subsistema 4. Receptor: El receptor está constituido por dos etapas, el demapeo de los símbolos a bits y la multiplexación de los mismos.

Etapa de Demapeo:

Para la recepción usando modulación QPSK una vez se recuperan las señales de las ramas I y Q contaminadas por ruido es necesario utilizar un criterio de decisión preestablecido para decidir e identificar a qué símbolo complejo corresponde cada par de niveles de las señales bipolares I y Q. A la salida del Demapeador se ven los grupos de bits generados a partir de cada símbolo recuperado tanto en la rama I como en la rama Q. Todo este proceso se muestra en la figura 2.12.




Figura 2.12. Demapeo de bits en la modulación QPSK

Mientras que en recepción, usando modulación 8PSK una vez se recuperan las señales de las ramas IC y $Q\bar{C}$ contaminadas por ruido, es necesario utilizar un criterio de decisión preestablecido para decidir e identificar a qué símbolo complejo corresponde cada par de niveles de las señales bipolares multinivel IC y $Q\bar{C}$. A la salida del demapeador 8PSK se pueden observar los grupos de bits generados a partir de los símbolos recuperados en la rama I, Q y C, tal como se presenta en la figura 2.13.




Figura 2.13. Demapeo de bits en la modulación 8PSK



Etapa de Multiplexación de Bits:

Se agrupan los bits de las ramas I y C para la modulación QPSK (ver figura 2.14) o las ramas IC y $Q\bar{C}$ para la modulación 8PSK (ver figura 2.15) de manera alternada, empezando por el bit de la rama I. A la salida del Multiplexor de bits aparece la secuencia de bits recuperados.



Figura 2.14. Multiplexación de bits de las ramas I y C de la modulación QPSK




Figura 2.15. Multiplexación de bits de las ramas I, Q y C de la modulación 8PSK

Cálculo de la BER: Una vez se tiene la secuencia demodulada, se compara bit a bit con la secuencia transmitida por la fuente, para encontrar el número de bits errados, este valor se divide entre el número total de bits transmitidos y de esta manera se obtiene el valor de la BER para un determinado valor de la relación Energía de Bit a Densidad Espectral de Potencia de Ruido (E_b/N_o), este proceso se muestra en la figura 2.16.




Figura 2.16. Cálculo de la BER para los sistemas de comunicaciones con modulaciones QPSK y 8PSK



2.2.5. FASE 4. SIMULACIÓN DE LOS SISTEMAS DE COMUNICACIONES CON MODULACIONES M-PSK⁴⁰ EN SYSTEM GENERATOR

La simulación del modelo de un sistema de comunicación con modulaciones M-PSK es un proceso complejo, para este trabajo de grado se desarrollaron los modelos por subsistemas con el fin de realizar pruebas por separado y verificar su funcionamiento.

En esta fase se presentan los modelos en simulación para QPSK/8PSK (los sistemas que usan modulación BPSK/OQPSK se presentan en el apéndice C) y se explican sus componentes principales, teniendo en cuenta las consideraciones de diseño presentadas en la fase 3.

En la figura 2.17, se presenta el modelo completo general diseñado en *System Generator*, dividido en nueve subsistemas bien diferenciados, siendo los cinco primeros subsistemas los componentes principales del sistema de comunicación digital diseñado.

1. Subsistema fuente de información.
2. Subsistema transmisor encargado de la modulación en banda base.
3. Subsistema canal AWGN Complejo.
4. Subsistema receptor encargado de la demodulación en banda base.
5. Subsistema que se encarga de realizar el cálculo de la BER en tiempo real.
6. Subsistema para la visualización de la señal transmitida y demodulada.
7. Subsistema para la visualización en simulación de los diagramas de constelación y trayectoria de las señales
8. Subsistema de control.
9. Subsistema para el despliegue de la BER en la LCD de la FPGA

Los subsistemas 8 y 9 son tomados de [34] enmarcado dentro del proyecto de investigación de los grupos I+D GRIAL y GNTT: “Diseño e Implementación de un Prototipo de Comunicación De Datos Basado en Hardware Reconfigurable Fase 1”. Ver Anexo D [34].

El Anexo E contiene una descripción detallada de cada bloque de *System Generator* usado en los diseños subsiguientes, además de los parámetros de los mismos que pueden ser configurados.

⁴⁰ Los sistemas de comunicación que se simularán en este trabajo de grado son basados en modulaciones BPSK, QPSK, OQPSK y 8PSK.




Figura 2.17. Sistema de Comunicaciones M-PSK desarrollado en la herramienta System Generator de Xilinx. Por los autores.



Los archivos de código usados para programar los bloques de las simulaciones se presentan en el Apéndice D.

En las simulaciones del sistema de comunicaciones en banda base con modulaciones BPSK, QPSK, OQPSK y 8PSK se tienen en cuenta los parámetros de configuración que aparecen en la tabla 2.2.

T_p : 1 segundo
T_s : MT_p
M : Número de estados de la modulación
Valor Simulink System Period del Token: 1 segundo
Valor Explicit Sample Period de cada bloque: 1 segundo

Tabla 2.2. Parámetros de Configuración en la Simulación de los sistemas

A Continuación se presenta un análisis de los procesos realizados a la señal en el sistema de comunicaciones diseñado con modulaciones QPSK y 8PSK.

I. Fuente de información

El subsistema que define la fuente de bits aleatorios equiprobables se diseñó a partir de la configuración de tres Registros de Desplazamiento con Retroalimentación Lineal (LFSR, *Linear Feedback Shift Register*) y un multiplexor, como se puede ver en la figura 2.18.

Para obtener la fuente de bits equiprobables requerida, se hicieron variaciones en las configuraciones de los tres LFSRs de tal forma que a la salida del multiplexor la cantidad de unos y ceros fuera aproximadamente la misma, la tabla que muestra las configuraciones llevadas a cabo con el fin de lograr la fuente equiprobable se presentan en el Apéndice E.




Figura 2.18. Fuente de bits

La secuencia de bits generada por la fuente está representada por $\{b_n, \dots, b_{10}b_9b_8b_7b_6b_5b_4b_3b_2b_1\}$ y la señal que representa esa secuencia para todos los

sistemas se muestra en la figura 2.19, en la que se puede ver como cada bit generado por la fuente, tiene un periodo de bit $T_b = 1 \text{ segundo}$ para todos los sistemas.






Figura 2.19. Señal generada por la fuente.

II. Transmisor

Este bloque se encarga de convertir los bits generados por la fuente en formas de onda adecuadas para su transmisión sobre el canal, procedimiento que debe hacerse en las dos etapas mencionadas en la fase de diseño, la división de bits y el mapeo/normalización, tal como se muestra en la figura 2.20, en la que se presentan los transmisores para los esquemas de modulación QPSK y 8PSK respectivamente.

2 Transmisor M-PSK





b)

Figura 2.20. Transmisor del sistema de comunicaciones con modulaciones a) QPSK y b) 8PSK

📍 **Etapa de División de Bits:** Marcada en color azul, esta etapa se encarga de recibir los bits de la fuente en forma serial y haciendo uso de los bloques Multiplexores (Mux) distribuirlos por las ramas I y Q para el caso de la modulación QPSK y para la modulación 8PSK la distribución se hace por las ramas I, Q y C (Ver en la figura 2.20 la etapa denominada Divisor de Bits).

Los multiplexores cuentan con dos entradas (la secuencia de bits de la fuente y la constante igual a cero) y una salida (rama I, Q o C); la habilitación de la salida de los Mux en determinado instante, se hace a través de un contador (*Counter*) que genera una señal periódica que varía entre los valores cero y uno (para el caso de QPSK, mientras que para 8PSK la señal periódica varía entre 0, 1 y 2) iniciando con el valor cero, cuando la señal del *Counter* tiene valor cero, se habilitan las entradas d_0 de los Mux y el divisor de bits enviará los bits "I" (ver figura 2.20a) de la secuencia de bits transmitidos por la fuente por la rama I, si el *Counter* tiene valor 1, este habilita las entradas d_1 de los Mux y el divisor de bits enviará los bits "Q" de la secuencia de bits transmitidos, esto es para el caso de la modulación QPSK. Para la modulación 8PSK los Mux cuentan con una entrada adicional d_2 que se habilita cuando el *Counter* tiene valor 2, por lo que el divisor de bits enviara los bits "C" (ver figura 2.20b) de la secuencia de bits transmitidos por la fuente por la rama C.

En el momento en que un Mux este habilitado para transmitir, los demás no lo están, razón por la cual en las entradas d_j de los Mux deshabilitados debe colocarse una constante (*Constant*) con valor de cero, este procedimiento completo se puede ver en la figura 2.21 a) Para la modulación QPSK y b) Para la modulación 8PSK.




Figura 2.21. Señal de entrada y señales de salida de los Mux de las ramas I y Q para a) QPSK y b) 8PSK

En cuanto se obtienen las señales de salida del divisor de datos, la secuencia de bits I se sincroniza respecto a la secuencia de bits Q (y para el caso de la modulación 8PSK la secuencia de bits C también debe ser sincronizada) a través de un retardo (*Delay*) en la rama que este desincronizada, permitiendo ubicar los bits de la rama I en la misma posición en tiempo de los bits de la rama Q y de la rama C para la modulación 8PSK.

Una vez los bits de las ramas se encuentran sincronizados, atraviesan un bloque *Down Sample* que permite eliminar los ceros introducidos por el divisor de bits, haciendo que los bits tengan un periodo de bit igual a $2T_b$ para el caso de la modulación QPSK y $3T_b$ para la modulación 8PSK, este procedimiento se ve en la figura 2.22a y figura 2.22b para las modulaciones QPSK y 8PSK respectivamente.




Figura 2.22. Bits a) De las ramas I y Q para QPSK y b) De las ramas I, C y Q para 8PSK que entran al mapeador

🔗 **Etapa de Mapeo/Normalización:** Para realizar el mapeo de los bits a símbolos con codificación Gray, se utiliza el bloque Mcode que debe ser programado a través del lenguaje m de Matlab®. De acuerdo al mapeo establecido, el Mcode identifica los bits representados por las señales unipolares entregadas por el *Down Sample* y asocia cada grupo de 2 bits (para la modulación QPSK) de las ramas I y Q o cada grupo de 3 bits (para la modulación 8PSK) de las ramas I, Q y C, a un valor de un símbolo complejo en la constelación, garantizando con la normalización que la potencia de cada símbolo sea unitaria, como se muestra en la tabla 2.3 a y b.



Mapeo Rama I		MAPEO QPSK		
lin	I	Q	I	(I,Q)
0	$\sqrt{2}/2$	1	1	$(-\sqrt{2}/2, -\sqrt{2}/2)$
1	$-\sqrt{2}/2$	1	0	$(\sqrt{2}/2, -\sqrt{2}/2)$
Mapeo Rama Q		0	1	$(-\sqrt{2}/2, \sqrt{2}/2)$
Qin	Q	0	0	$(\sqrt{2}/2, \sqrt{2}/2)$
0	$\sqrt{2}/2$			
1	$-\sqrt{2}/2$			

a)

Mapeo Rama IC			MAPEO 8PSK			
I	C	IC	Q	I	C	(IC,Q \bar{C})
0	0	X1	1	1	1	$(-Y1,-X1)$
0	1	Y1	1	1	0	$(-X1,-Y1)$
1	0	-X1	1	0	1	$(Y1,-X1)$
1	1	-Y1	1	0	0	$(X1,-Y1)$
Mapeo Rama Q \bar{C}			0	1	1	$(-Y1,X1)$
Q	\bar{C}	Q \bar{C}	0	1	0	$(-X1,Y1)$
0	1	Y1	0	0	1	$(Y1,X1)$
0	0	X1	0	0	0	$(X1,Y1)$
1	1	-Y1				
1	0	-X1				

b)

Tabla 2.3. Mapeo GRAY de las modulaciones a) QPSK y b) 8PSK

En el caso de la modulación QPSK, por cada símbolo complejo que se obtiene a la salida de las ramas I y Q del Mcode se generan las correspondientes señales bipolares normalizadas de las ramas I y Q. En el caso de la modulación 8PSK, por cada símbolo complejo se generan las señales bipolares multinivel normalizadas IC y Q \bar{C} . Estas señales bipolares componen la señal compleja resultante de la modulación. Los niveles de amplitud de las señales complejas resultantes corresponden con los valores de cada símbolo complejo como se muestra en la figura 2.23 y figura 2.24.





Figura 2.23. Señales normalizadas a la salida del Mapeador en las ramas a) I y Q para la modulación QPSK.








Figura 2.24. Señales normalizadas a la salida del Mapeador en las ramas a) IC y b) Q \bar{C} para la modulación 8PSK.

Los códigos que establecen el mapeo para cada modulación se encuentran en el Apéndice D.

I. Canal AWGN Complejo

System Generator no cuenta con un bloque de canal AWGN, por lo que para este trabajo de grado se diseñaron dos canales AWGN no correlacionados uno para la componente en fase y otro para la componente en cuadratura del ruido AWGN complejo.

Cada canal AWGN de las ramas I y Q diseñado cuenta con un bloque WGNG que genera ruido AWGN con un nivel de potencia normalizado, un *Constant* junto con un *Mult* que controla la cantidad de ruido generada y un *Addsub* que adiciona el ruido generado a las señales bipolares I y Q normalizadas para la modulación QPSK (ver figura 2.25a) y adiciona el ruido a las señales bipolares multinivel IC y Q \bar{C} normalizadas para la modulación 8PSK (ver figura 2.25b). Esta configuración fue tomada de [31].






Figura 2.25. Canal AWGN complejo para las modulaciones a) QPSK y b) 8PSK

El único parámetro que se puede configurar y modificar en los Generadores de Ruido Blanco Gaussiano (WGNGs, *White Gaussian Noise Generator*) es el valor de la semilla (ver figura 2.25. Recuadro verde), para esto debe tenerse en cuenta que cada WGNG genera una señal que obedece a un patrón aleatorio, por lo que configurar los dos WGNGs con la misma semilla sería darles el mismo patrón aleatorio y en el momento en que cada símbolo se contamine con ruido a través de una variable aleatoria, esta aumentará o disminuirá la posición del punto tanto en la parte real como en la imaginaria⁴¹ como se muestra en la figura 2.26 (Ver Apéndice B, las variables aleatorias que representan el ruido AWGN complejo adicionado a las ramas I y Q son $W1$ y $W2$ respectivamente), por lo que en este caso las señales generadas por los WGNGs estarán correlacionadas entre sí.

⁴¹ Cada símbolo se contaminará con 2 variables aleatorias reales ($W1$ y $W2$) que se pueden asumir conjuntamente como un vector aleatorio bidimensional o como una variable aleatoria compleja con parte real e imaginaria i.i.d.




Figura 2.26. Punto en la constelación contaminado por ruido correlacionado

Por lo tanto, para garantizar la no correlación entre las componentes real e imaginaria del ruido AWGN complejo, no es suficiente utilizar un generador de ruido por cada rama I y Q, sino que además es necesario cerciorarse de que estos obedezcan a patrones aleatorios diferentes, por lo que las semillas deben configurarse con valores diferentes en cada WGNG; en el APÉNDICE F se muestran los diagramas de constelación de la señal a la salida del canal cuando se configura el WGNG con semillas iguales y con semillas diferentes.

Para controlar la cantidad de ruido generado por los WGNGs de cada rama, las señales a la salida de los mismos se multiplican a través de un bloque *Mult* con un *Constant* de valor igual a un factor constante $\{\sigma^2\}$ relacionado con un determinado valor de la relación Energía de Bit a Densidad Espectral de Potencia de Ruido (E_b/N_o) que se muestra en la figura 2.25 enmarcado en color rojo. El cálculo del factor $\{\sigma^2\}$ se presenta en el Apéndice G, de donde se tiene que a partir de las ecuaciones (2.1) y (2.2) se encuentran los valores de desviación estándar que corresponden a determinados valores de la relación E_b/N_o (ver APÉNDICE H. Valores de σ y E_b/N_o).

$$SNR[dB] = \left(\frac{E_b}{N_o}\right) [dB] - 10 \log\left(\frac{1}{\log_2 M}\right) [dB] \quad (2.1)$$

$$\sigma = \frac{1}{\sqrt{2(SNR_{veces})}} \quad (2.2)$$

Una vez se tiene el valor deseado de potencia de ruido normalizado para cada rama, este se adiciona a las señales bipolares normalizadas I y Q para la modulación QPSK (IC y Q \bar{C} para la modulación 8PSK) a través de un bloque *AddSub*, sin embargo debido a que los WGNGs tienen un retardo de procesamiento de ($10T_b$) antes de comenzar a generar ruido, se hace necesario el uso de un *Delay* en cada rama que retarde las señales bipolares normalizadas, con el fin de que el ruido afecte toda la señal.

Las figura 2.27 a y b y la figura 2.28 a y b muestran las señales de entrada y salida de las ramas⁴² que conforman el canal AWGN complejo, para un valor de E_b/N_o igual a 7 dB, de acuerdo a las ecuaciones (2.1) y (2.2), los valores de SNR y σ para las modulaciones QPSK y 8PSK aparecen en la tabla 2.4 respectivamente.

⁴² Las ramas para la modulación QPSK con la rama en fase (I) y la rama en cuadratura (Q), mientras que para la modulación 8PSK se tienen las ramas IC y Q \bar{C}



	Valor de SNR $SNR[dB] = (7)[dB] - 10 \log\left(\frac{1}{\log_2 M}\right) [dB]$	Valor de σ $\sigma = \frac{1}{\sqrt{2(SNR_{veces})}}$
QPSK	$SNR[dB] = 10.0103$	$\sigma = 0.223341$
8PSK	$SNR[dB] = 11.7712$	$\sigma = 0.182357$

Tabla 2.4. Valores de SNR y σ para un valor de E_b/N_o igual a 7 dB




Figura 2.27. Señales de entrada y salida del canal AWGN para la modulación QPSK de las ramas a) I y b) Q para E_b/N_o igual a 7 dB





Figura 2.28. Señales de entrada y salida del canal AWGN para la modulación 8PSK de las ramas a) IC y b) QC para E_b/N_0 igual a 7 dB

II. Receptor

Una vez se reciben las señales de las ramas I y Q para la modulación QPSK (IC y QC para 8PSK) afectadas por el ruido del canal AWGN complejo, en el bloque de demapeo marcado con color magenta de la figura 2.29 se establecen los valores umbrales que puede tomar un símbolo complejo dentro de los ejes⁴³ que a la vez representan los límites de las regiones de decisión de los mismos, obteniéndose a la salida las secuencias de bits correspondientes a cada rama, estos a su vez se multiplexan a través del bloque de multiplexación de bits para obtener a la salida la secuencia recuperada



⁴³ Los ejes que representan los límites de las regiones de decisión del Demapeador son I y Q para la modulación QPSK y IC y QC para la modulación 8PSK




Figura 2.29. Receptor de los sistemas con modulación a) QPSK y b) 8PSK.

✧ Etapa de Demapeo

Para realizar el demapeo, se hace uso del bloque Mcode configurado a partir de un código en lenguaje m, basado en estructuras condicionales que permite decidir a qué valores pertenecen los niveles de las señales recibidas de las ramas I y Q (para la modulación QPSK e IC y $Q\bar{C}$ para la modulación 8PSK) proporcionadas por el canal, esto de acuerdo al criterio de decisión establecido que se muestra en tabla 2.5 a y b.

<i>Umbral de Decisión</i>		
<i>Señal_I, Señal_Q</i>	Q	I
$S_Q > 0 \ \& \ S_I > 0$	0	0
$S_Q > 0 \ \& \ S_I < 0$	0	1
$S_Q < 0 \ \& \ S_I > 0$	1	0
$S_Q < 0 \ \& \ S_I < 0$	1	1

a)




Umbrales de Decisión			
Señal _{IC} , Señal _{QC}	Q	I	C
$S_{Q\bar{C}} < 0 \ \& \ S_{IC} < 0 \ \& \ S_{Q\bar{C}} < S_{IC}$	1	1	1
$S_{Q\bar{C}} < 0 \ \& \ S_{IC} < 0 \ \& \ S_{Q\bar{C}} > S_{IC}$	1	1	0
$S_{Q\bar{C}} < 0 \ \& \ S_{IC} > 0 \ \& \ S_{Q\bar{C}} > S_{IC}$	1	0	1
$S_{Q\bar{C}} < 0 \ \& \ S_{IC} > 0 \ \& \ S_{Q\bar{C}} < S_{IC}$	1	0	0
$S_{Q\bar{C}} > 0 \ \& \ S_{IC} < 0 \ \& \ S_{Q\bar{C}} > S_{IC}$	0	1	1
$S_{Q\bar{C}} > 0 \ \& \ S_{IC} < 0 \ \& \ S_{Q\bar{C}} < S_{IC}$	0	1	0
$S_{Q\bar{C}} > 0 \ \& \ S_{IC} > 0 \ \& \ S_{Q\bar{C}} > S_{IC}$	0	0	1
$S_{Q\bar{C}} > 0 \ \& \ S_{IC} > 0 \ \& \ S_{Q\bar{C}} < S_{IC}$	0	0	0


b)

Tabla 2.5. Umbrales de decisión Mapeo Gray a) Modulación QPSK b) Modulación 8PSK

A la salida del Demapeador se obtienen las señales unipolares de las ramas I y Q (para QPSK) o I, Q y C (para 8PSK) con periodo de bit igual a $2T_b$ para QPSK y $3T_b$ para 8PSK, obteniendo como resultado las secuencias de bits I y Q recuperadas (para QPSK ver figura 2.30) además de la secuencia adicional C recuperada para 8PSK como se muestra en la figura 2.31.




a)





b)
 Figura 2.30. Señales a la entrada y salida del Demapeador QPSK para a) Rama I y b) Rama Q



b)
 Figura 2.31. Señales a la entrada y salida del Demapeador 8PSK para a) Rama I y C y b) Rama Q y C

✧ **Etapas de Multiplexación de bits**

Para esta etapa se necesita un Mux de dos entradas para la modulación QPSK y de 3 entradas para la modulación 8PSK, que alterne las secuencias de bits contenidos en las ramas I, Q para la modulación QPSK y la rama C adicional para el caso de la modulación 8PSK, para obtener a la salida una secuencia multiplexada de los bits de todas las ramas.



El diagrama del multiplexor se muestra en la figura 2.29 enmarcado en color verde y la tabla de verdad que presenta el comportamiento de los Mux para las modulaciones QPSK y 8PSK, se presenta en la tabla 2.6 respectivamente.

d_1	d_0	S	Sistema
0	1	0	I
0	0	1	Q


a)

d_2	d_1	d_0	S	Sistema
0	0	0	0	Q
0	1	0	1	I
0	0	0	2	C


b)

Tabla 2.6. Tabla de verdad del Multiplexor de la Figura 2.29 para las modulaciones a) QPSK y b) 8PSK

En la figura 2.32 se muestra las señales provenientes de las ramas I, Q para la modulación QPSK y en el caso de 8PSK se tiene la rama C adicional, además de las señales que representan la multiplexación de los bits de las ramas mencionadas anteriormente, que corresponden a la secuencia de bits recuperada o la denominada señal demodulada para las modulaciones QPSK y 8PSK respectivamente (la secuencia de bits recuperados está representada por $\{B_n, \dots, B_{10}B_9B_8B_7B_6B_5B_4B_3B_2B_1\}$).




a)




b)

Figura 2.32. Multiplexación de bits de las ramas I, Q para a) QPSK y de las ramas I, Q y C para b) 8PSK

La figura 2.33a muestra la señal transmitida por la fuente de información cuya secuencia es $\{b_n, \dots, b_{10}b_9b_8b_7b_6b_5b_4b_3b_2b_1\}$ y la secuencia de bits recuperada $\{B_n, \dots, B_{10}B_9B_8B_7B_6B_5B_4B_3B_2B_1\}$ para la modulación QPSK sincronizadas, donde se aprecia un retardo total igual a $(22T_b)$ resultado del procesamiento de la señal transmitida en cada uno de los bloques del sistema básico de comunicaciones. Mientras que como se aprecia en la figura 2.33b, el retardo de las señales para la modulación 8PSK es de $(33T_b)$ considerando un valor de E_b/N_o de 7 dB.



a)



b)
 Figura 2.33. Señal transmitida y demodulada para a) QPSK y b) 8PSK

III. Cálculo de la BER para los sistemas

En la figura 2.34 se muestra la configuración del subsistema que permite el cálculo de la BER, diseñado principalmente a partir de un bloque *Delay*, que sincroniza la señal transmitida con la señal demodulada por el sistema con el fin de comparar correctamente una señal con la otra; un *Counter* que controla el número total de bits transmitidos y un Mcode que realiza el cálculo del valor de la BER, estos bloques aparecen enmarcados en color naranja.




Figura 2.34. Bloque Cálculo BER para los sistemas de comunicaciones con modulaciones M-PSK

Una vez se tienen las señales transmitida ($I1$) y demodulada ($I2$) correctamente sincronizadas, estas son comparadas dentro del bloque Mcode a partir de sentencias de código *m* de Matlab®, si se detectan diferencias entre ellas, cada diferencia corresponderá a un bit erróneo que se acumula en la variable "error" definida en el código. El cálculo del valor de la BER se realiza a partir del número de bits erróneos acumulados

en la variable error y de la cantidad total de bits transmitidos⁴⁴ (2^{20} bits) como se presenta en la figura 2.35. El reinicio de este cálculo se controla a través de la variable ResetBER del subsistema de Control que se explicará más adelante y su análisis detallado se presenta en el anexo D.

El funcionamiento del bloque *Counter* está limitado por el valor de la cantidad de bits que se están transmitiendo, es decir cada vez que un ciclo⁴⁵ finaliza, el número de errores empieza a acumularse y el proceso para el cálculo de la BER tiene lugar. El contador se reinicia cada vez que su cuenta llega al valor límite (2^{20}).




Figura 2.35. Calculador de BER

La variable ciclo avisa al subsistema de Control que ya se ha efectuado el cálculo de un valor de BER relacionado con un determinado valor de E_b/N_o y este subsistema realizará acciones concernientes al control del despliegue de estos dos valores en la LCD de la tarjeta de desarrollo como se muestra a continuación.

Buscando esclarecer el proceso para detectar bits errados en la simulación, se presenta un ejemplo para la modulación 8PSK usando codificación Gray en la figura 2.36, en la que se puede ver que el bit b_{10} transmitido por la fuente corresponde al valor “1”, y en recepción debido a las contaminaciones del canal, se detecta el bit B_{10} con valor de “0”, así el acumulador de errores sumará este primer error a su cálculo y el proceso continuará hasta que todos bits transmitidos se comparen con los correspondientes detectados para finalmente realizar el cálculo de la Tasa de Error de Bit.




Figura 2.36. Demostración de un bit errado en el sistema con modulación 8PSK.

⁴⁴ Debido a que el Mcode solo permite realizar divisiones entre potencias de dos la cantidad de bits transmitidos debe cumplir satisfacer esta condición.

⁴⁵ Un ciclo equivale a la transmisión de 2^{20} bits para obtener la BER correspondiente a un determinado valor de E_b/N_o .

IV. Visualización de la señal transmitida y demodulada para los sistemas

En la figura 2.37 se muestra la configuración realizada en *System Generator* que permite visualizar la señal generada por la fuente que entra al sistema y la señal de salida del mismo que corresponde a la señal recuperada o demodulada.




Figura 2.37. Visualización de las señales transmitida y demodulada para los sistemas M-PSK

Con el fin de observar el comportamiento de los sistemas, teniendo en cuenta que el objetivo de un sistema de comunicaciones es transmitir la información hasta el destino con el mínimo de errores posibles, en la figura 2.38. Se presenta la señal generada por la fuente de información (color amarillo) y la señal demodulada (color magenta) sincronizada, en la que se observa que empleando una buena relación señal a ruido, las señales son idénticas.




Figura 2.38. Señal generada por la fuente y señal demodulada del sistema de comunicaciones

V. Visualización en simulación de diagramas de constelación y trayectoria de los sistemas

En la figura 2.39 puede verse el subsistema para la visualización de los diagramas de constelación y trayectoria, tomados a la salida del transmisor y a la salida del canal, esto con el fin de observar cómo se afectan los símbolos una vez se contaminan con el ruido del canal.






Figura 2.39. Subsistema para la visualización de los diagrama de constelación y trayectoria de los sistemas diseñados


En la figura 2.40 y la figura 2.41 se presentan los diagramas de constelación y trayectoria para las modulaciones QPSK y 8PSK respectivamente a un valor de E_b/N_o de 7 dB, con valores de semillas diferentes en los generadores de ruido WGNG de cada rama.






b)

Figura 2.40. Diagramas de constelación a la salida del transmisor y del canal para las modulaciones a) QPSK y b) 8PSK



a)





b)

Figura 2.41. Diagramas de trayectoria a la salida del transmisor y del canal para las modulaciones a) QPSK y b) 8PSK

2.2.6. FASE 5. VALIDACIÓN

La validación del funcionamiento del sistema básico de comunicaciones en banda base con modulaciones QPSK y 8PSK se realizó mediante comparaciones entre los resultados obtenidos a partir de los sistemas diseñados en *System Generator* y los resultados que brindan las simulaciones de los modelos en banda base diseñados en la herramienta Simulink® como se muestran en la figura 2.42, tanto para la modulación QPSK como para 8PSK.

El diseño en Simulink®, hace uso de un bloque *Bernoulli Binary Generator* como fuente de bits pseudoaleatoria, un bloque *M-PSK Modulator Baseband*⁴⁶ que realiza la modulación en banda base de la señal a transmitir, un bloque de canal *AWGN*, en el que se asigna el valor de E_b/N_o para un periodo de símbolo igual a MTb , donde Tb es un segundo y M depende del número de estados de la modulación y un bloque *M-PSK Demodulator Baseband* configurado con Bit como tipo de salida usando el algoritmo de detección de *Hard decisión*⁴⁷




Figura 2.42. Sistemas básicos de comunicaciones banda base con modulación M-PSK en Simulink®

Las curvas de desempeño obtenidas para los sistemas de comunicaciones en banda base con modulaciones QPSK y 8PSK simulado en Simulink® y en System Generator, para una transmisión de 2^{20} bits, se muestran en la figura 2.43 respectivamente.

⁴⁶ El bloque *MPSK Modulator Baseband* permite la configuración del orden de modulación, el tipo de mapeo Gray y la consideración de normalización en potencia.

⁴⁷ Se utiliza porque está basado en el criterio de distancia mínima.




Figura 2.43. Curvas de desempeño a partir de Simulink® y System generator de los sistemas de comunicaciones con modulaciones a) QPSK y b) 8PSK

La superposición de las curvas de desempeño permite concluir que el sistema diseñado es coherente con el sistema de Simulink® y puede ser implementado a nivel de hardware reconfigurable. Todas las curvas de desempeño se realizaron mediante el promedio estadístico⁴⁸ de los valores de BER obtenidos en los sistemas de *System Generator* y en Simulink® de 40 simulaciones, las tablas que presentan este método se encuentran en el Apéndice J.

⁴⁸ Un promedio de datos estadístico se conoce como la media aritmética y para calcularla se suman todas las cifras de la distribución y se divide entre el número de cifras.

2.2.7. FASE 6. IMPLEMENTACIÓN FÍSICA DE LOS SISTEMAS

En esta fase se realiza la implementación del sistema sobre una tarjeta de desarrollo basada en una FPGA de Xilinx, haciendo uso de la herramienta iMPACT del paquete de diseño ISE para la descarga del archivo sobre la tarjeta.

La tarjeta de desarrollo utilizada es la Spartan 3AN, que se describe en el apartado 2.2.2, y los componentes que se utilizarán de la misma se muestran en la figura 2.44 y se enumeran a continuación.




Figura 2.44. Tarjeta de desarrollo Spartan 3AN

Donde,

1. Reloj oscilador de 50 Mhz
2. FPGA xc3s700a-4fg484
3. LCD
4. Conectores de expansión o pines de salida: V14 y AA21
5. Interfaz de programación USB

Para realizar la implementación de los sistemas en la FPGA, se necesita generar el archivo con el que se programa la misma, este proceso se puede hacer a través de dos métodos; el más sencillo consiste en generar el archivo *Bitstream* directamente desde el



bloque *System Generator Token*⁴⁹, y el otro método consiste en hacerlo a través de la herramienta Project Navigator aunque este proceso conlleve más tiempo de ejecución. Estos dos métodos se explicarán más adelante con más detalle.

Antes de empezar la programación de la FPGA, se deben tener en cuenta dos consideraciones.

Consideración 1: Antes de generar el archivo ejecutable, deben asignarse en los diseños, los puntos de la FPGA que serán configurados como salidas del sistema.

Consideración 2: Los parámetros de configuración del sistema implementado (ver tabla 2.7) son diferentes a los dados en simulación que aparecen en la tabla 2.2. Esto debido a que conservar la misma configuración de parámetros ocasionaría que el valor de BER desplegado en la LCD de la tarjeta sea imperceptible al ojo humano por la velocidad de cambio del valor, por esta razón se busca una relación entre los periodos de los bloques y del *System Generator Token* que permita visualizar valor de BER desplegado.

T_b : 2 μ segundos
T_s : MT_b
M : Número de estados de la modulación
Frecuencia FPGA: 50MHz
Valor Simulink System Period del Token ⁵⁰ : 1/100 segundo
Valor Explicit Sample Period de cada bloque: 1 segundo
Velocidad de Transmisión: 500Kbps

Tabla 2.7. Parámetros de configuración para la implementación de los sistemas.

El *System Generator Token* es de vital importancia para la implementación de los sistemas diseñados, porque en este se configuran los parámetros de implementación según la tarjeta utilizada en el trabajo de grado.

2.2.7.1. Métodos para la Generación del Archivo de Programación Bitstream (.bit).

✧ Método 1. Usando la herramienta Project Navigator

Se configura el *System Generator Token* como se muestra en la figura 2.45. En el parámetro *Compilation* se selecciona "HDL Netlist" como tipo de resultado de la compilación. El parámetro *Part*⁵¹ se configura con la referencia de la tarjeta de desarrollo y la FPGA que se está utilizando, los parámetros *Synthesis Tool*⁵² y *Hardware Description Language* se configuran con la Tecnología de síntesis de Xilinx (XST, *Xilinx Synthesis*

⁴⁹ Este bloque posee características esenciales para la creación y simulación de modelos en Simulink® que contengan cualquier elemento que se tome del Blockset de Xilinx. Dichas características son el control del sistema mediante los parámetros de la simulación y la invocación del generador de código. Las diferentes librerías del Blockset donde se encuentra este bloque son Basic Elements, Tools e Index.

⁵⁰ El valor del Simulink System Period (sec) se configura de tal forma que al multiplicarse por la frecuencia de la FPGA, se obtenga la velocidad de transmisión de datos del sistema básico de comunicaciones banda base.

⁵¹ El parámetro de configuración del Token "Part" se pueden obtener de la tarjeta directamente o también se los puede buscar en el documento de Xilinx "Spartan-3A/3AN FPGA Starter Kit Board User Guide" [40].

⁵² Existen otras herramientas de síntesis a parte de XST como son Synplify y Synplify Pro, sin embargo se descartan porque pertenecen al proveedor Synplicity y no a Xilinx como XST [38]

Technology) y VHDL⁵³ respectivamente, esto debido a que XST es la herramienta de síntesis ofrecida por Xilinx.




Figura 2.45. Configuración del System Generator Token para la generación del HDL Netlist

En la ventana *Clocking* se configura el parámetro *FPGA Clock Period* con valor de 20 (ns), teniendo en cuenta que la tarjeta de desarrollo Spartan-3AN cuenta con un oscilador de 50MHz ubicado en el pin E12, el parámetro *Clock Pin Location*⁵⁴ se configura con el valor de la ubicación del pin, y por último en el *Simulink System Period*⁵⁵ (sec) se coloca el valor 1/100 solo con fines de implementación, es decir para poder observar el valor de la BER en la LCD (este valor cambia cada 2.097152 segundos) y las señales en el osciloscopio (ver figura 2.46).

⁵³ Se selecciona como lenguaje de programación a VHDL debido a la familiaridad que se tiene con él, aunque como tal, el código HDL (VHDL o Verilog) generado no requiere ser modificado.

⁵⁴ El parámetro de configuración del Token "Clock Pin Location" se pueden obtener de la tarjeta directamente o también se los puede buscar en el documento de Xilinx "Spartan-3A/3AN FPGA Starter Kit Board User Guide" [40].

⁵⁵ Para efectos de simulación e implementación, el valor del Simulink System Period del Token y el Explicit Sample Period de cada bloque deben estar relacionados, esto con el fin de controlar la frecuencia del sistema y de que la BER mostrada en la LCD de la tarjeta de desarrollo sea perceptible al ojo humano, respectivamente.





Figura 2.46. Configuración de la ventana *Cloning* del System Generator *Token*

Una vez configuradas las ventanas *Compilation* y *Cloning* del System Generator *Token*, se pulsa en el botón *Generate* y se crea la carpeta *netlist* con el archivo *.xise* dentro de ella, este archivo debe ejecutarse usando el programa Project Navigator⁵⁶ como se muestra en la figura 2.47a. Una vez abierto el archivo *.xise* en el Project Navigator, en el proceso *Generate Programming* se pulsa *Rerun all* como aparece en la figura 2.47b en este momento el archivo *.bit* ya ha sido generado.



a) b)
 Figura 2.47. Configuraciones y generación del archivo *.bit* a partir del Project Navigator

❖ Método 2. Compilando el archivo directamente desde el System Generator *Token*

En la figura 2.48 se muestra la configuración general del *Token* para la generación directa del archivo de programación *Bitstream* (*.bit*) del sistema básico de comunicaciones en banda base diseñado. Los parámetros se configuran igual que para el método 1 excepto para la compilación, ya que ahí se selecciona *“Bitstream”* como tipo de resultado de la compilación con el fin de obtener directamente el archivo programación, sin tener que hacer uso de otras herramientas.

⁵⁶ El Project navigator se descarga en el mismo paquete de instalación del ISE Desing Suite.




Figura 2.48. Configuración del Token para generación directa del archivo *Bitstream*

Para la invocación del generador de código se pulsa *Generate*, enmarcado en rojo en la figura 2.48, el cual inicia el proceso de compilación del archivo *Bitstream*. El estado de la compilación se muestra en un cuadro de dialogo hasta su culminación, cuando se visualiza el mensaje de la figura 2.49 “*Compilation Finished Successfully*”




Figura 2.49. Compilación terminada con éxito

Con esto se termina el proceso de generación del archivo de programación .bit y este se encuentra en la ubicación especificada en el parámetro *Target Directory* que como muestra la figura 2.50. Para este caso es /netlist, con el nombre de ‘Sistemaxpsk.bit’⁵⁷.




Figura 2.50. Ubicación del archivo .Bit

2.2.7.2. Programación de la Tarjeta de Desarrollo

Mediante el programa iMPACT, que es parte del paquete computacional Xilinx ISE 14.4 se realiza la descarga del archivo de programación *Bitstream* creado con cualquiera de los métodos anteriores sobre la tarjeta.

El proceso inicia con la configuración del dispositivo que utiliza la cadena de programación JTAG por parte del programa iMPACT. Esta configuración conecta la tarjeta de desarrollo Spartan-3AN con el iMPACT, y además identifica la cadena de programación automáticamente como se muestra en la figura 2.51.

⁵⁷ La sigla XPSK corresponde a las modulaciones BPSK, QPSK, OQPSK y 8PSK.




Figura 2.51. Identificación de la tarjeta de desarrollo en Impact

Esta cadena consta de dos partes que son la FPGA marcada de color amarillo y la memoria flash XCF04S marcada de color rojo, como se muestra en la figura 2.52.




Figura 2.52. Cadena de Programación de la FPGA

La asignación del archivo *Bitstream* de configuración sobre la FPGA se realiza a través del explorador como se indica en la figura 2.53 y debido a que la otra parte de la cadena no se utiliza, se deja su configuración por defecto “Bypass”.




Figura 2.53. Asignación del archivo *Bitstream*

Por último se selecciona “Program” sobre la FPGA para completar la descarga del archivo a la tarjeta.

El mensaje que asegura la descarga del archivo es “Program Succeeded” como indica la figura 2.54.




Figura 2.54. Descarga exitosa del archivo *Bitstream* a la Spartan-3AN

2.2.7.3. Implementaciones sobre la Tarjeta de Desarrollo

La tarjeta de desarrollo se utiliza para mostrar el valor de la BER de los sistemas y para mostrar las señales obtenidas a la salida de la fuente y la señal demodulada.

Valor de la BER

Como se mencionó en la sección 2.2.5, el valor de la BER correspondiente a cada valor de E_b/N_o para cada uno de los sistemas, se despliega en la LCD de la tarjeta de desarrollo Spartan 3AN de la forma que se muestra en la figura 2.55. En la primera fila aparecen los valores de E_b/N_o para cada esquema de modulación $M-PSK$ ⁵⁸ y en la fila de abajo aparece el valor de la BER que corresponde con cada valor de E_b/N_o de la primera fila.




Figura 2.55. Despliegue de la BER en la LCD de la tarjeta

Señales transmitida y demodulada

Para realizar el análisis comparativo entre las señales de entrada y salida obtenidas a partir de la implementación del sistema diseñado sobre hardware reconfigurable, se consideraron dos factores importantes, la sincronización y la congruencia entre la forma de las mismas, se asume que el canal de comunicaciones no agrega ruido. En la figura 2.56 se observa en el osciloscopio que la señal de entrada al sistema de color amarillo y la señal demodulada correspondiente de color azul cumplen satisfactoriamente con esos factores y son idénticas a las vistas en simulación de color magenta y amarillo

⁵⁸ M-PSK será BPSK, QPSK, OQPSK u 8PSK dependiendo de las configuraciones del sistema de comunicaciones.



respectivamente; concluyéndose que los sistemas implementados son congruentes y consistentes con las aproximaciones teóricas.




Figura 2.56. Señales de entrada y salida en implementación del sistema de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK

2.2.8. FASE 7. EXPERIMENTACIÓN

En esta fase se realiza el estudio del comportamiento del sistema básico de comunicaciones propuesto, con el fin de alcanzar una BER objetivo de 10^{-6} , transmitiendo 2^{20} bits y midiendo el tiempo de ocupación de recursos por bit transmitido. Además se presentan las curvas promedio de desempeño comparativas entre resultados teóricos ofrecidos por la herramienta Bertool⁵⁹ de Matlab®, simulados en System Generator e implementados en la tarjeta de desarrollo Spartan 3AN, para cada tipo de modulación y entre ellos, siempre bajo las mismas condiciones de simulación y por último se presenta una tabla comparativa del consumo de recursos de la tarjeta para cada sistema diseñado.

⁵⁹ BERTool es una Interfaz Gráfica de Usuario (GUI, *Graphical User Interface*) interactiva de Matlab®, para el análisis de la Tasa de Error de Bit (BER) de los sistemas de comunicaciones. Calcula la BER en función de la Relación Señal a Ruido, es útil para verificar las curvas de desempeño de BER simuladas contra curvas de BER teóricas [38].



CAPÍTULO 3

EVALUACIÓN Y ANÁLISIS DE RESULTADOS

3.1. INTRODUCCIÓN

La evaluación y posterior análisis de los resultados obtenidos se realizó utilizando las herramientas software y hardware previamente elegidas: *System Generator* para el modelado, diseño y simulación del Sistema de Comunicación en banda base con modulaciones BPSK/QPSK/OQPSK/8PSK, iMPACT como plataforma para la implementación del sistema sobre hardware reconfigurable e ISE como marco de ejecución que los integra.

La cantidad de bits transmitidos por la fuente es 1048576 (2^{20}), buscando obtener una BER objetivo de 10^{-6} . Por cada valor de relación E_b/N_o , para cada modulación del sistema diseñado en System Generator se realizaron 40 iteraciones tanto en simulación como en implementación, además se efectuaron 40 simulaciones de los sistemas en banda base diseñados en la herramienta Simulink®. Para obtener los valores teóricos de desempeño del sistema se usó la herramienta Bertool de Matlab® con el fin de realizar comparaciones entre los valores promedio de las 40 iteraciones por valor (E_b/N_o) obtenidos con todas las herramientas mencionadas.

En el mapa conceptual de la figura 3.1 se presentan los escenarios definidos para la simulación e implementación de los sistemas, a partir de los cuales se ejecutarán los casos a evaluar.

En la figura 3.1 puede verse que los escenarios definidos toman en consideración los resultados obtenidos tanto para la simulación de los mismos en la herramienta *System Generator* como para su correspondiente implementación sobre hardware reconfigurable.

También se tienen en cuenta los resultados teóricos obtenidos a partir de la herramienta Bertool de Matlab® para cada escenario.

Los escenarios definidos en la figura 3.1 son los siguientes:

Escenario 1: Sistema de Comunicación Digital en Banda Base con Modulación BPSK.

Escenario 2: Sistema de Comunicación Digital en Banda Base con Modulación QPSK.

Escenario 3: Sistema de Comunicación Digital en Banda Base con Modulación OQPSK.

Escenario 4: Sistema de Comunicación Digital en Banda Base con Modulación 8PSK.




Figura 3.1. Escenarios definidos para la ejecución de la evaluación y análisis de resultados. Por los Autores

3.2. EVALUACIÓN Y ANÁLISIS DE RESULTADOS

La evaluación y posterior análisis de los resultados obtenidos se realiza teniendo en cuenta los 4 escenarios definidos en 3.1; los casos definidos se mencionan a continuación.

3.2.1. CASO 1: MEDICIÓN DEL TIEMPO DE OCUPACIÓN DE RECURSOS POR BIT TRANSMITIDO

Para realizar la medición del tiempo de ocupación de recursos por bit transmitido, se hace uso de la herramienta de ISE *Project Navigator* provista por Xilinx, más específicamente del reporte de restricciones de tiempo "*Timing Constraints*" (ver figura 3.2), el cual es generado después de ejecutar los procesos de síntesis "*Synthesize -XST*" e implementación de diseño "*Implement Design*", este reporte de restricciones da información acerca del periodo de bit mínimo alcanzable que condicionará la implementación del mismo sobre la tarjeta de desarrollo; teniendo en cuenta que para que un sistema pueda ser implementado la limitante fundamental es el valor del oscilador local de reloj de la tarjeta, que no debe ser excedido por el tiempo de bit mínimo alcanzable, ya que si esto ocurre se presentarán errores y no se podrá generar el archivo para programar la tarjeta.

En este trabajo de grado se utiliza la tarjeta de desarrollo Spartan 3AN que cuenta con un oscilador local de reloj de 50 MHz lo que corresponde con un periodo de 20ns, valor que será la restricción de tiempo o limitante que deberá ser configurada en el parámetro FPGA *Clock Period* en el *System Generator Token*, como se mostró en la figura 2.46.



Figura 3.2. Resumen del *Timing Constraints*

A continuación se presenta para cada escenario, una tabla que resume la información entregada por el “*Timing Constraints*” con los tiempos de bit mínimos alcanzables usando la restricción de 20ns.

Escenario	Restricción de Tiempo	Tiempo de bit mínimo alcanzable
1	20ns	$T_{b1} = 12,641$
2	20ns	$T_{b1} = 12,786$
3	20ns	$T_{b1} = 12,976$
4	20ns	$T_{b1} = 13,785$

Tabla 3.1. Resumen de la información de “*Timing Constraints*” para todos los escenarios

En la figura 3.3 se muestra el tiempo de ocupación de recursos por bit transmitido para cada escenario de simulación teniendo en cuenta la información presentada en la tabla 3.1.




Figura 3.3. Tiempo de Ocupación de Recursos por Bit Transmitido para cada Escenario

De la figura 3.3 se puede concluir que de acuerdo a la complejidad del diseño del sistema para cada escenario, el tiempo de ocupación de bit varía, en orden ascendente siendo BPSK el más sencillo y 8PSK el más complejo. Además se observa que para el escenario 3 a pesar de su similitud con el escenario 2 debido a bloques adicionales que deben colocarse en el diseño particulares a la modulación, el tiempo de ocupación de bit es 1.48% mayor.





3.2.2. CASO 2: COMPARACIÓN DE CURVAS DE DESEMPEÑO TEORICAS, SIMULADAS E IMPLEMENTADAS PARA CADA ESCENARIO

Las curvas de desempeño obtenidas para cada escenario definido en la figura 3.1, se realizaron a partir de un promedio estadístico de 40 iteraciones por cada valor de E_b/N_o para cada sistema simulado e implementado. Teniendo en cuenta esta consideración a continuación se presentan las curvas para cada escenario y su correspondiente análisis.


La figura 3.4 muestra el desempeño de error para el sistema básico de comunicaciones banda base con modulaciones a) BPSK b) QPSK c) OQPSK y d) 8PSK como función de E_b/N_o , obtenidas a partir de simulación en *System Generator*, de la implementación sobre hardware reconfigurable (FPGA) y de los resultados teóricos ofrecidos por la herramienta Bertool para una probabilidad de error de 10^{-6} , donde se observan que las tres curvas de desempeño para cada escenario están superpuestas, por lo que se puede concluir que los resultados obtenidos en simulación e implementación tienen coherencia con los resultados teóricos que ofrece la herramienta Bertool y así se verifica la confiabilidad del sistema diseñado.

Las tablas de datos a partir de las cuales se graficaron las curvas de desempeño de las figura 3.4, figura 3.5 y figura 3.6 se muestran en los apéndices J.1 a J.4.






b)



c)



d)

Figura 3.4. Curvas de desempeño a partir de la simulación en System Generator, implementación sobre FPGA y valores teóricos para a) Escenario 1, b) Escenario 2, c) Escenario 3 y d) Escenario 4.

A partir de la figura 3.4 se puede concluir que los escenarios 1, 2 y 3 logran un mismo valor de BER objetivo para un valor determinado de E_b/N_0 , mientras que para el escenario 4 se necesita un valor mayor de E_b/N_0 para lograr el mismo valor de BER. Esto es un valor de BER objetivo de 10^{-6} , para los esquemas de modulación BPSK, QPSK y OQPSK se logra con una relación E_b/N_0 de 11dB, mientras que ese mismo valor de BER, usando la modulación 8PSK, se logra con aproximadamente 14 dB de relación Energía de Bit a Densidad Espectral de Potencia de Ruido.

3.2.3. CASO 3: COMPARACIÓN DE CURVAS DE DESEMPEÑO SIMULADAS E IMPLEMENTADAS PARA TODOS LOS ESCENARIOS

La figura 3.5 y figura 3.6 muestran simultáneamente las curvas de desempeño del sistema básico de comunicaciones en banda base con modulación BPSK/QPSK/OQPSK/8PSK obtenidas a partir de la simulación en *System Generator* y la implementación del mismo sobre hardware reconfigurable, de las que se observa que para menor cantidad de estados⁶⁰ el sistema presenta mayor robustez frente al ruido, lo que implica la necesidad de un valor menor de E_b/N_0 para un mismo valor de BER, sin embargo modulaciones de orden superior como 8PSK ofrecen una mayor velocidad de transmisión de datos.

⁶⁰ Las modulaciones BPSK/QPSK/OQPSK tienen 2/4/4 estados respectivamente, mientras que la modulación 8PSK cuenta con 8 estados en la constelación.



Se debe prestar interés a las curvas de BPSK, QPSK y OQPSK ya que se encuentran superpuestas a pesar de que QPSK/OQPSK tienen 2 estados más que BPSK, esto es debido a que los sistemas con modulaciones QPSK/OQPSK pueden ser vistos como un par de sistemas BPSK ortogonales, es decir su componente real corresponderá a un sistema BPSK y su componente imaginaria será el segundo sistema BPSK, por lo tanto debido a esa condición de ortogonalidad, ellas no interfieren entre sí y así sus curvas de desempeño son aproximadamente equivalentes. Esto es, la probabilidad de error de bit en QPSK es aproximadamente igual a la de BPSK, debido a que la distancia entre símbolos adyacentes en QPSK coincide con la distancia entre símbolos para el caso BPSK. Por lo que se tiene que, en QPSK se reduce el ancho de banda de transmisión a la mitad, respecto a BPSK, pero se mantiene la probabilidad de error de bit P_e . Esta característica hace que se prefiera a QPSK frente a BPSK.

a. Curvas de simulación System Generator




Figura 3.5. Comparación de curvas de desempeño de simulación en System Generator para el sistema de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK.

De la figura 3.5 se puede observar que el escenario 4 que utiliza la modulación de más alto orden implementada en este trabajo de grado, presenta una tasa de error más alta que los demás escenarios, para un mismo valor de E_b/N_0 , es decir el sistema con modulación 8PSK es menos tolerante al ruido que los demás, pero proporciona mayor capacidad de datos.



En el sistema de comunicaciones diseñado con las modulaciones BPSK, QPSK y OQPSK, incrementar la velocidad de transmisión de datos, es decir usar alguno de estos tres esquemas de modulación, no afecta de manera significativa el desempeño del mismo, dado que presentan una probabilidad de error aproximadamente igual y su consumo de energía para ese caso será el mismo.

b. Curvas de implementación




Figura 3.6. Comparación de curvas de desempeño de implementación en Hardware reconfigurable para el sistema de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK.

La figura 3.6 presenta un comportamiento similar al de la figura 3.5, que era lo que se esperaba, es decir que los resultados obtenidos a nivel de implementación fueran coherentes con los de simulación.

Adicionalmente, se puede apreciar que la curva de desempeño correspondiente a las modulaciones BPSK/QPSK/OQPSK del sistema básico de comunicaciones en banda base presenta un ahorro de energía de aproximadamente 32% para una BER objetivo de 10⁻⁶ con respecto a la curva de desempeño correspondiente a la modulación 8PSK del sistema básico de comunicaciones en banda base.

La probabilidad de error de bit aumenta conforme disminuye la distancia entre símbolos, por esta razón el esquema de modulación 8PSK al tener sus símbolos más cercanos geoméricamente, tiene una probabilidad de error de bit mayor en comparación con los



esquemas de modulación BPSK, QPSK y OQPSK cuyos símbolos están más alejados entre sí.

Considerando una transmisión de 2^{20} bits y un valor de Energía de Bit a Densidad Espectral de Potencia de Ruido (E_b/N_0) de 7dB, el sistema de comunicación con modulación BPSK alcanzó una probabilidad de error de aproximadamente 7.44^{-4} , a su vez el sistema con modulación OQPSK alcanzó una probabilidad de error de 7.45^{-4} , mientras que el sistema con modulación QPSK para esta misma relación logra un valor de probabilidad de error de 7.47^{-4} , por lo que se tiene aproximadamente uno y tres bit más errados con la modulación OQPSK y QPSK respectivamente, que con el esquema BPSK.

3.2.4. CASO 4. UTILIZACIÓN DE RECURSOS POR SISTEMA

A través de la herramienta Project Navigator, se puede acceder a la interfaz que muestra el Resumen de Utilización del Dispositivo (*Device Utilization Summary*) que proporciona información de alto nivel acerca de los principales datos de utilización lógica del dispositivo para un diseño determinado.

Con el fin de observar y comparar las diferencias que presenta cada sistema diseñado, simulado e implementado, se presenta una tabla comparativa que muestra el consumo de recursos de la tarjeta de desarrollo para el sistema con cada una de las modulaciones descritas anteriormente.

Resumen utilización del dispositivo				
Parte Lógica Utilizada	BPSK	QPSK	OQPSK	8PSK
	Utilización	Utilización	Utilización	Utilización
Número de Flip Flops	17%	18%	19%	18%
Número de Slices ocupados	30%	33%	37%	40%
Número total de LUTs de 4 entradas	21%	22%	23%	28%
Número límite de entradas y salidas	2%	2%	2%	2%
Número de BUFGMUXs	4%	4%	4%	4%
Número de MULTI8X18SIOs	70%	70%	70%	70%
Número de RAMB16BWEs	80%	80%	80%	80%

Tabla 3.2. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación BPSK, QPSK, OQPSK y 8PSK.

De la tabla 3.2 puede concluirse que los sistemas de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK consumen diferentes cantidades de recursos de la tarjeta de desarrollo, esto es debido a que cada modulación cuenta con unas características específicas en términos de cantidad de bits por símbolo, estados en la constelación, tiempo de procesamiento de bit, tiempo de ocupación de recursos por bit transmitido y cantidad de bloques en el diseño sobre la herramienta *System Generator*.

La definición y explicación detallada de las partes lógicas que se muestran en la interfaz de resumen de utilización del dispositivo mostrada en la Tabla 3.2, se presenta en el Apéndice I.



CAPÍTULO 4

CONCLUSIONES, RECOMENDACIONES Y TRABAJOS FUTUROS

En este capítulo se presentan las conclusiones, las recomendaciones y los trabajos futuros resultado de la realización de este trabajo de grado. Las conclusiones se basan en los objetivos propuestos y en su desarrollo, tal como se ha mencionado en este documento. Las recomendaciones se dan acerca de la metodología de trabajo y los trabajos futuros con respecto a las herramientas de simulación e implementación sobre hardware reconfigurable.

4.1. CONCLUSIONES

Una vez finalizada la experimentación, es posible señalar una serie de conclusiones tanto a nivel de herramientas software y hardware, como de características propias de la modulación M-PSK. Este apartado reúne la experiencia adquirida con el desarrollo del trabajo de grado y está dividido en dos partes, las conclusiones relacionadas con la simulación y las relacionadas con la implementación.

4.1.1. Respecto al desarrollo y resultados de la simulación

- ⊙ Los sistemas de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK diseñados y simulados presentaron curvas de desempeño similares a las ofrecidas por Simulink®, lo que permitió validar los diseños y posteriormente observar su comportamiento en implementación.
- ⊙ A nivel de diseño y simulación, los sistemas de comunicaciones con modulaciones BPSK/QPSK/OQPSK/8PSK presentan diferencias en complejidad, porque cada modulación cuenta con unas características específicas en términos de cantidad de bits por símbolo, estados, tiempo de procesamiento de bit y tiempo de ocupación de recursos por bit.
- ⊙ Un diseñador con conocimientos en Simulink® fácilmente puede migrar su diseño al ambiente de *System Generator* esto es en parte gracias a que el ambiente gráfico de Simulink® es el mismo de *System Generator*, brindando la posibilidad de unir bloques de Simulink® y de *System Generator* para realizar simulaciones.
- ⊙ Para una BER objetivo de 10^{-6} , con las modulaciones BPSK, QPSK y OQPSK (cuyo desempeño es muy similar) se obtuvo un ahorro de energía de aproximadamente 31.6% respecto a la modulación 8PSK.



- ⊙ La probabilidad de error de bit en QPSK es aproximadamente igual a la de BPSK. Esto es debido a que la distancia entre símbolos adyacentes en QPSK coincide con la distancia entre símbolos para el caso BPSK. Por lo que se tiene que, en QPSK se reduce el ancho de banda de transmisión a la mitad, respecto a BPSK, pero se mantiene la probabilidad de error de bit P_e .
- ⊙ En el sistema de comunicaciones diseñado con las modulaciones BPSK, QPSK y OQPSK, incrementar la velocidad de transmisión de datos, es decir usar alguno de estos tres esquemas de modulación, no afecta de manera significativa el desempeño del mismo, dado que presentan una probabilidad de error aproximadamente igual y su consumo de energía será el mismo.
- ⊙ La probabilidad de error de bit aumenta conforme disminuye la distancia entre símbolos, por esta razón el esquema de modulación 8PSK al tener sus símbolos más cercanos geoméricamente, tiene una probabilidad de error de bit mayor en comparación con los esquemas de modulación BPSK, QPSK y OQPSK cuyos símbolos están más alejados entre sí.
- ⊙ Considerando una transmisión de 2^{20} bits y un valor de Energía de Bit a Densidad Espectral de Potencia de Ruido (E_b/N_0) de 7dB, el sistema de comunicación con modulación BPSK alcanzó una probabilidad de error de aproximadamente 7.44^{-4} , a su vez el sistema con modulación OQPSK alcanzó una probabilidad de error de 7.45^{-4} , mientras que el sistema con modulación QPSK para esta misma relación logra un valor de probabilidad de error de 7.47^{-4} , por lo que se tiene aproximadamente uno y tres bit más errados con la modulación OQPSK y QPSK respectivamente, que con el esquema BPSK.
- ⊙ A pesar de que el bloque Mcode de *System Generator* no admite la programación de algoritmos complejos, permite la programación de operaciones básicas, por lo que se considera una buena opción para ejecutar códigos pequeños de algoritmos sencillos.
- ⊙ Las herramientas software utilizadas para el desarrollo del presente trabajo pueden instalarse en los principales sistemas operativos actuales. Lo que incide positivamente en la cantidad de estudios acerca del diseño de Sistemas de Comunicaciones Digitales.

4.1.2. Respecto al desarrollo y resultados de la implementación

- ⊙ Dadas las curvas de desempeño obtenidas en la implementación de los sistemas de comunicaciones en banda base con modulaciones BPSK/QPSK/OQPSK/8PSK y la superposición de las mismas respecto a curvas de desempeño teóricas, se puede concluir que los sistemas diseñados, la metodología y las herramientas utilizadas permitieron obtener resultados coherentes y confiables.
- ⊙ Los sistemas diseñados, simulados e implementados en este trabajo de grado pueden ser incluidos como un elemento docente tanto de enseñanza como de



aprendizaje de estudiantes y profesores en áreas relacionadas con el estudio de sistemas de comunicación que hacen uso de esquemas de modulación digital.

- ⊙ La facilidad para realizar cambios en el diseño en *System Generator*, sin necesidad de modificar el código directamente muestra su potencialidad para el desarrollo de cualquier tipo de modelo o sistema sobre una FPGA y su depuración. Esto implica facilidades en cuanto a modificación, optimización en tiempo y disminución de costos debido a su gran capacidad de reutilización.
- ⊙ El reporte de restricciones de tiempo "*Timing Constraints*" permite al diseñador saber si su diseño puede ser implementado en la tarjeta de desarrollo que ha elegido.
- ⊙ El sistema de comunicaciones básico en banda base con modulación BPSK/QPSK/OQPSK y un modelo de canal AWGN implementado sobre hardware reconfigurable presenta un desempeño en términos de BER mejor que el sistema con modulación 8PSK, esto es, una BER objetivo de 10^{-6} con las modulaciones BPSK/QPSK/OQPSK se logra con aproximadamente 11dB de la relación Energía de Bit a Densidad Espectral de Potencia de Ruido, mientras que ese mismo valor de BER con la modulación 8PSK se logra con un E_b/N_o de aproximadamente 14 dB, lo que representa una diferencia de 3dB entre ellos.
- ⊙ Utilizar la LCD de la tarjeta de desarrollo permitió hacer uso de los recursos propios de la misma sin la necesidad de utilizar circuitos externos para visualizar el valor de la BER.
- ⊙ El porcentaje del consumo de recursos de la tarjeta de desarrollo indica que a pesar de la gran cantidad de bloques utilizados, todavía es posible añadir nuevos módulos al diseño, si se desea modificar el sistema o integrarlo con otro proceso.
- ⊙ Considerando las curvas de desempeño obtenidas a partir de los sistemas, se concluye que los sistemas multifase MPSK empeoran su P_e con el aumento de la cantidad de sus símbolos pero a la vez se les reduce el ancho de banda.
- ⊙ Los sistemas diseñados podrán servir para simular sistemas de comunicación reales que hagan uso de esquemas de modulación digital MPSK así, BPSK utilizado en los estándares de RFID, QPSK empleado en el estándar IEEE 802.11b, 8PSK usualmente usado para recibir canales en alta definición desde satélites y OQPSK usado en comunicaciones militares para radios de baja potencia.

4.2. RECOMENDACIONES

El desarrollo de este trabajo de grado presentó retos adicionales en términos de manejo de información, y otros apartados. Es por esto que se hace necesario nombrar recomendaciones para futuros trabajos en el área del diseño de sistemas de comunicaciones digitales sobre hardware reconfigurable.



- ⊙ Con el fin de facilitar el proceso de diseño y modificación del mismo sobre la herramienta *System Generator*, sería útil conocer todos los elementos con los que cuenta su blockset y sus correspondientes parámetros configurables.
- ⊙ Para ahorrar tiempos de simulación se recomienda simular el diseño de *System Generator* en modo *Accelerator* que se configura en la ventana de simulación de Simulink®, esto debido a que en ocasiones pueden darse simulaciones que tardan incluso días en generar un valor de BER.
- ⊙ Buscando evitar inconvenientes durante la simulación e incluso el cierre de los programas por exceso de utilización de memoria del equipo, se recomienda antes de simular un diseño sobre *System Generator*, verificar que la utilización de la misma no sea tal que al simular esta se exceda.
- ⊙ Cabe recordar que cualquier inconveniente presentado en el desarrollo de la simulación, puede resolverse en los foros de Xilinx y en caso de no encontrarse información sobre el tema, este puede plantearse como tema de discusión en los mismos.

4.3. TRABAJOS FUTUROS

Por último se proponen varios trabajos futuros que abordan temáticas y diseños que pueden desarrollarse a partir del presente trabajo, entre estos están los siguientes:

- ⊙ El desarrollo del presente trabajo de grado se realiza a través de la herramienta Simulink® de Matlab® y *System Generator* de Xilinx debido a su completa compatibilidad, sin embargo podría usarse otro software para la programación de tarjetas FPGAs como Labview, no obstante este no cuenta con la misma compatibilidad de trabajo con Simulink® como *System Generator*, por lo que en este caso se recomienda trabajar con tarjetas del fabricante National Instruments que se pueden programar y controlar con Labview.
- ⊙ Diseñar el sistema de comunicaciones completo con modulación BPSK/QPSK/OQPSK/8PSK con las etapas de banda base y pasabanda sobre hardware reconfigurable.
- ⊙ Añadir bloques de codificación/decodificación de canal al sistema básico de comunicaciones banda base con modulación BPSK/QPSK/OQPSK/8PSK implementado sobre hardware reconfigurable (FPGA).



Bibliografía

- [1] T. Thomas y A. J. " *Elements of Information Theory, A modern text on information theory*", 2nd Edition, Wiley, 2006.
- [2] S. Haykin, "*Communication Systems*", New York: Wiley, 2002.
- [3] M. Pursley, " *Intorduction to Digital Communications*", Englewood Cliffs, NJ: Prentice Hall, 2005.
- [4] A. Chevalier y H. Soperez, "*Principios de la Modulación Digital*", 2003.
- [5] L. Couch, "*Sistemas de Comunicaciones Digitales y Analógicas*", Séptima edición, University of Florida, Gainesville: Prentice Hall, 2008.
- [6] B. Carlson, P. Crilly y J. Rutledge, "*Communication Systems*", USA: McGraw-Hill, 1987.
- [7] S. Golomb, "*Digital Communications with Space Applications*", Englewood Cliffs: Prentice Hall.
- [8] L. S. Fashano, "*Communication System Simulation and Analysis with SYSTID*", IEEE.
- [9] F. Louis, "*Sistemas Electrónicos de Comunicaciones*", México: Grupo Alfa Omega, 2003.
- [10] C. E. Shannon, "A mathematical theory of communication," *Bell System Technical Journal*, 1948.
- [11] B. Sklar, "*Digital Communications. Fundamentals and Applications*", USA: Prentice-Hall, 2001.
- [12] A. Rodriguez y P. Fernando, "*Comunicaciones Digitales*", Pearson, 2007.
- [13] R. Gallager, "*Principles of Digital Communications*", *Massachusetts Institute of Technology*, MIT Courses, 2006.
- [14] J. Barry y D. Messerschmitt, "*Digital Comunicaciones*", 3Th edition Klawer: Klawer Academic Plubishers, 2004.
- [15] A. Lapidoth, "*A Foundation in Digital Communication*", ETH Zurich: Swiss Federal Institute of Technology, 2009.
- [16] D. Forney, "*Principles of Digital Communication II*", *MIT Open Course Ware*, <http://ocw.mit.edu/OcwWeb/Electrical-Engineering-and-Computer-Science/6->



- 451Spring-2005/CourseHome/index.htm, 2005.
- [17] V. Miramá, *Material de Clase, "Modulación de Onda Continua"*, Popayán: Universidad del Cauca, 2010.
- [18] H. Romero, *"Modulación Digital Unibit"*, Sucre, Venezuela: Universidad Nacional Experimental Politécnica, 2011.
- [19] J. G. Proakis, *"Communications Systems Engineering"*, New Jersey: Prentice Hall, 2001.
- [20] S. Wilson, *"Digital Modulation and Coding"*, Prentice Hall, 1996.
- [21] P. Nicopolitidis y A. Obaidat, *"Wireless Networks"*, Wiley, 2003.
- [22] «"Números Complejos",» [En línea]. Available: http://www.dmae.upm.es/WebpersonalBartolo/VariableCompleja/VCPartel/1_Numero_scomplejos.pdf. [Último acceso: 6 enero 2014].
- [23] L. Leithold, *"The Calculus, 7 Edition"*, United States: Oxford University Press, 1994.
- [24] H. Van, *"Detection, Estimation, and Modulation Theory, Radar-Sonar Signal Processing and Gaussian Signals in Noise"*, Wiley, Capítulo 1. Signal Processing and Detection.
- [25] X. López y C. Mora, *"Análisis de Técnicas de Modulación Adaptiva en Redes Inalámbricas de Banda Ancha (ieee 802.16, wimax) para usuarios móviles"*, Trabajo de grado (Ingeniería en Telecomunicaciones), Ciudad de México D. F., 2006: Universidad Nacional Autónoma de México, Facultad de Ingeniería, 2006.
- [26] H. Romo y M. Ramírez, «"Multi-scale wavelet modulation performance in a gaussian noise channel",» *Revista Avances en Sistemas e Informática*, ISSN 16577663, vol. 7, n° 1, p. 118, Marzo de 2010 .
- [27] N. Benvenuto y G. Cherubini, *"Algorithms for Communications Systems and Their Applications"*, Wiley, 2002.
- [28] D. Zill y J. Dewar, *"Álgebra, trigonometría y geometría analítica, tercera edición"*, McGraw Hill, 1992.
- [29] W. Tomasi, *"Sistemas de Comunicaciones Electronicas"*, Prentice Hall, 2da Edición 1996.
- [30] D. Forney, «"Modulation and Coding for Linear Gaussian Channels",» *IEEE TRANSACTIONS ON INFORMATION THEORY*, vol. 44, n° 6, Octubre 1998.



- [31] C. Z. Julian Muñoz, *Trabajo de grado para obtener el título de Ingeniero en Electronica y Telecomunicaciones denominado "Análisis del Desempeño de un Sistema de Comunicaciones con Modulación 16/64 QAM Basado en Hardware Reconfigurable"*, Popayan: Universidad del Cauca, 2014.
- [32] B. Zeidman, «"The Universal Design Methodology—taking hardware from conception",» 26 Diciembre 2002. [En línea]. Available: www.edn.com. [Último acceso: 6 Enero 2014].
- [33] E. Astaiza, H. Bermudez y P. Muñoz, *"Simulación de Sistemas de Telecomunicaciones"*, 2007.
- [34] C. Mosse, *"Diseño del Bloque de Control y Despliegue de la BER en la LCD de la Tarjeta de Desarrollo"*, Popayán, 2014.
- [35] P. Prandoni, M. Vetterli y i, *"Signal Processing for Communications"*, EPFL Press, 2008.
- [36] D. Marcano, «Atel Asesores C.A atel.asesores@cantv.net www.atelasesores.com.ve,» [En línea]. Available: http://departamento.pucp.edu.pe/ingenieria/images/documentos/seccion_telecomunicaciones/Capitulo%204%20Criterios%20y%20Compromisos.pdf. [Último acceso: 17 enero 2014].
- [37] J. Morón, *"Señales y Sistemas"*, Maracaibo, Venezuela: Fondo Editorial Biblioteca Universidad Rafael Urdaneta, 2011.
- [38] E. d. L. Casamayor, *"Metodología de Síntesis para Uso de Bloques DSP con HDL sobre FPGAS"*, Madrid. Universidad Complutense de Madrid: Trabajo Fin de Máster en Ingeniería de Computadores, Máster en Investigación en Informática. Facultad de Informática, 2011.
- [39] D. Lapedes, *"McGraw-Hill Dictionary of Scientific and Technical Terms"*. Second Edition., New York: McGraw-Hill Book Co, 1978.
- [40] Xilinx UG334, «"Spartan-3A/3AN FPGA Starter Kit Board User Guide",» 19 Junio 2008. [En línea]. Available: <http://www.gta.ufrj.br/ensino/EEL480/spartan3/ug334.pdf>. [Último acceso: 9 Julio 2013].
- [41] A. Goldsmith, *"Wireless Communication"*, Standford University, 2005.
- [42] W. Lacruz, *"Introducción a las Senales"*, 2002.
- [43] W. Lok, *"Theory of Digital Communications" Chapter 4. Intersymbol Interference and Equalization*.
- [44] Xilinx, «Application Note: Spartan 3. Using Embedded Multipliers,» 2003. [En línea]. Available:



http://www.xilinx.com/support/documentation/application_notes/xapp467.pdf. [Último acceso: 13 enero 2014].

- [45] S. O. Popescu, "*Current Stage of Basic Modulations Implemented on the FPGA*", University Politehnica Timisoara, 2010.

APÉNDICES

APÉNDICE A. DEMOSTRACION DE NO CORRELACION ENTRE LAS COMPONENTES DE RUIDO DEL CANAL AWGN COMPLEJO

Se tienen dos funciones $\varphi_1(t)$ y $\varphi_2(t)$ mutuamente ortogonales entre sí con producto interno cero como se muestra en la siguiente ecuación:

$$\langle \varphi_1(t) \varphi_2(t) \rangle = \int_{-\infty}^{\infty} \varphi_1(t) \varphi_2(t) dt = 0 \quad (\text{A.1})$$

Además se tiene que el Ruido AWGN es una señal del tiempo, sin embargo como en este trabajo de grado se están utilizando esquemas de modulación en dos dimensiones, el ruido debe ser tal, que afecte las componentes real e imaginaria de las señales, por lo que se hace una correlación con una función $\varphi_1(t)$ para la parte real y $\varphi_2(t)$ para la parte imaginaria, como aparece en la figura A.1.

De la figura A.1 se tiene que:

$$Y_1(t) = \int_{-\infty}^{\infty} Y(t) \varphi_1(t) dt = a_i + W_1 \quad (\text{A.2})$$

$$Y_2(t) = \int_{-\infty}^{\infty} Y(t) \varphi_2(t) dt = b_i + W_2$$




Figura A.1. Señales de salida del canal

En recepción se detectan $\{a_i + W_1\}$ y $\{b_i + W_2\}$, Por lo que se dice que la señal fue contaminada con ruido complejo pero con dos componentes W_1 y W_2 i.i.d con distribución normal, media cero y varianza σ^2 .



W_1 y W_2 Son independientes y no correlacionados, esto es que su coeficiente de correlacion ρ sea cero, asi:

$$\rho_{w_1w_2} = \frac{E[W_1 W_2] - E[W_1]E[W_2]}{\sqrt{V[W_1]V[W_2]}} = \frac{E[W_1 W_2]}{\sigma^2} = 0 \quad (\text{A.3})$$

Para garantizar que la ecuación anterior sea cero, el valor del numerador debe ser cero, así:

$$\begin{aligned} E[W_1 W_2] &= E \left[\int_{-\infty}^{\infty} Z(t)\varphi_1(t)dt \int_{-\infty}^{\infty} Z(t)\varphi_2(t)dt \right] \\ &= E \left[\int_{-\infty}^{\infty} Z(t)\varphi_1(t)dt \int_{-\infty}^{\infty} Z(\tau)\varphi_2(\tau)d\tau \right] \\ &= E \left[\int_{-\infty}^{\infty} \int_{-\infty}^{\infty} Z(t)Z(\tau)\varphi_1(t)\varphi_2(\tau)dtd\tau \right] \\ &= \int_{-\infty}^{\infty} \int_{-\infty}^{\infty} E[Z(t)Z(\tau)]\varphi_1(t)\varphi_2(\tau)dtd\tau \end{aligned} \quad (\text{A.4})$$

Donde $E[Z(t)Z(\tau)]$ es la función de auto correlación de Z y es $R_{zz}(t_1, t_2) = \sigma^2\delta(t_1 - t_2)$ entonces:

$$\begin{aligned} E[W_1 W_2] &= \int_{-\infty}^{\infty} \int_{-\infty}^{\infty} \frac{N_0}{2} \delta(t - \tau) \varphi_1(t)\varphi_2(\tau)dtd\tau \\ &= \frac{N_0}{2} \int_{-\infty}^{\infty} \varphi_1(t) \left[\int_{-\infty}^{\infty} \varphi_2(\tau)\delta(t - \tau)d\tau \right] dt = \frac{N_0}{2} \int_{-\infty}^{\infty} \varphi_1(t)\varphi_2(t)dt = 0 \end{aligned} \quad (\text{A.5})$$

APÉNDICE B. CONSIDERACIONES DE POTENCIA, ENERGIA DE BIT Y ENERGIA DE SIMBOLO DE CADA CONSTELACION PSK

1. Potencia Promedio de la Modulación PSK

Considerando que la secuencia de símbolos u_k es un proceso estocástico i.i.d uniformemente distribuido y que cada grupo de n bits es igualmente probable [35]. La potencia promedio de la secuencia de salida puede expresarse como se muestra en la ecuación (B.1); **Error! No se encuentra el origen de la referencia..**

$$P_u = E[|u_k|^2] = \sum_{u_k \in \mathcal{F}} |u_k|^2 P_r\{X = u_k\} \quad (\text{B.1})$$

Donde,

P_u , Potencia promedio asociada a la secuencia de símbolos complejos u_k de la constelación M-PSK.

$E[|u_k|^2]$, Valor esperado de la secuencia de símbolos complejos u_k .

u_k , Símbolo k-ésimo de la secuencia de símbolos complejos u_k .

$P_r\{X = u_k\}$, Probabilidad de ocurrencia de los símbolos complejos del conjunto $\{u_k\}$.



Por lo que la potencia promedio asociada a las constelaciones de las modulaciones BPSK, QPSK, OQPSK y 8PSK, se presenta en las ecuaciones (B.2), (B.3), (B.4) y (B.5), respectivamente.

Teniendo en cuenta la simetría que tienen los cuatro cuadrantes de una constelación, es posible calcular la potencia promedio de él o los puntos de un solo cuadrante de la constelación y multiplicar el resultado por un factor de cuatro, en los casos donde es posible. De igual manera, debe tenerse en cuenta que los valores que entrega el mapeador están dentro de una circunferencia unitaria y asumiendo que los puntos de la constelación están distribuidos uniformemente, la probabilidad de ocurrencia de cada símbolo será $1/M$, donde M es el número de estados o símbolos de cada constelación, de ahí que en las ecuaciones (B.2) a (B.5) se presenta el cálculo de la probabilidad de error para BPSK, QPSK, OQPSK y 8PSK, respectivamente.

$$P_{r,BPSK} = \left\{ \frac{1}{2} \left[\left(\sqrt{1^2} \right)^2 + \left(\sqrt{(-1)^2} \right)^2 \right] \right\} = 1 \quad (B.2)$$

$$P_{r,QPSK} = 4 \left\{ \frac{1}{4} \left[\left(\sqrt{(\sqrt{2}/2)^2 + (\sqrt{2}/2)^2} \right)^2 \right] \right\} = 1 \quad (B.3)$$

$$P_{r,OQPSK} = 4 \left\{ \frac{1}{4} \left[\left(\sqrt{(\sqrt{2}/2)^2 + (\sqrt{2}/2)^2} \right)^2 \right] \right\} = 1 \quad (B.4)$$

Considerando que para la modulación 8PSK los valores de los dos puntos del primer cuadrante de su constelación son: (sen 22.5, cos 22.5) correspondientes el punto (α, φ) y (cos 22.5, sen 22.5) para el punto (α, φ) , se tiene:

$$P_{r,8PSK} = 4 \left\{ \frac{1}{8} \left[\left(\sqrt{0.3826^2 + 0.923879^2} \right)^2 \right] + \frac{1}{8} \left[\left(\sqrt{0.923879^2 + 0.3826^2} \right)^2 \right] \right\} \quad (B.5)$$

$$= \left\{ \left[\left(\sqrt{0.3826^2 + 0.923879^2} \right)^2 \right] \right\} = 1$$

Donde,

$P_{r,BPSK}$, Potencia promedio normalizada de la constelación de BPSK.

$P_{r,QPSK}$, Potencia promedio normalizada de la constelación de QPSK.

$P_{r,OQPSK}$, Potencia promedio normalizada de la constelación de OQPSK.

$P_{r,8PSK}$, Potencia promedio normalizada de la constelación de 8PSK.

2. Energía de Símbolo de la Modulación M-PSK

Teniendo en cuenta la ecuación (1.27) y tomando d como la distancia mínima entre dos símbolos de la constelación M-PSK (ver figura 1.7), se obtiene la energía de símbolo para las modulaciones M-PSK, tal como lo presenta la ecuación (B.6).

$$E_s = \bar{E}[|u_k|^2] = \sum_{u_k \in \mathcal{F}} |u_k|^2 P_r\{X = u_k\} \quad (B.6)$$



Considerando que la probabilidad de ocurrencia de cada símbolo $P_r\{X = u_k\}$ será $1/M$, donde M es el número de estados o símbolos de cada constelación y que $|u_k|^2$ es D^2 , la ecuación (B.6) quedara de la forma de la ecuación (B.7):

$$E_s = D^2 \quad (B.7)$$

Donde,

E_s , Energía de símbolo de cada constelación M-PSK.

D , Amplitud del fasor.

Usando las ecuaciones (B.7) y (B.18), se despeja el valor de D , como aparece en la ecuación (B.8)

$$D = \sqrt{E_b \log_2 M} \quad (B.8)$$

Reemplazando el valor de D de la ecuación (B.8) en la ecuación (1.27), se tiene la expresión para el cálculo de la distancia mínima entre símbolos como se muestra en la ecuación (B.9).

$$d = 2\sqrt{E_b \log_2 M} \operatorname{sen}\left(\frac{\pi}{M}\right) \quad (B.9)$$

Ahora bien la ecuación (B.9) quedará de la forma que aparece en las ecuaciones (B.10) a (B.13) para las constelaciones BPSK/QPSK/OQPSK/8PSK respectivamente.

$$d_{BPSK} = 2\sqrt{E_b \log_2 2} \operatorname{sen}\left(\frac{\pi}{2}\right) = 2\sqrt{E_b} \quad (B.10)$$

$$d_{QPSK} = 2\sqrt{E_b \log_2 4} \operatorname{sen}\left(\frac{\pi}{4}\right) = 2\sqrt{E_b} \quad (B.11)$$

$$d_{OQPSK} = 2\sqrt{E_b \log_2 4} \operatorname{sen}\left(\frac{\pi}{4}\right) = 2\sqrt{E_b} \quad (B.12)$$

$$d_{8PSK} = 2\sqrt{E_b \log_2 8} \operatorname{sen}\left(\frac{\pi}{8}\right) = 2\sqrt{3E_b} \operatorname{sen}\left(\frac{\pi}{8}\right) \quad (B.13)$$

Donde,

d_{BPSK} , Distancia mínima entre los símbolos de la constelación BPSK

d_{QPSK} , Distancia mínima entre los símbolos de la constelación QPSK

d_{OQPSK} , Distancia mínima entre los símbolos de la constelación OQPSK

d_{8PSK} , Distancia mínima entre los símbolos de la constelación 8PSK

3. Energía de Bit de la Modulación PSK

Para el caso específico del mapeo Gray se tiene que la relación entre la energía de símbolo y la energía de bit está dada por la ecuación (B.19), a continuación se muestra el proceso matemático para llegar a esa consideración.



Se tiene que:

$$BER = \frac{\text{Número de bits errados}}{\text{Número de bits transmitidos}} \quad (\text{B.14})$$

$$SER = \frac{\text{Número de simbolos errados}}{\text{Número total de simbolos}} \quad (\text{B.15})$$

De donde,

$$BER = \frac{\text{Número de bits errados}}{\log_2 M * (\text{Número de simbolos transmitidos})} \quad (\text{B.16})$$

Usando codificación GRAY se tiene que el número de errores de símbolos es igual al número de errores de bit, ya que entre un símbolo y otro solo se presentara la variación de un bit, por lo que la ecuación (B.16), quedara de la forma:

$$BER = \frac{\text{Numero de simbolos errados}}{\text{Numero de simbolos transmitidos}} \left(\frac{1}{\log_2 M} \right) = \frac{SER}{\log_2 M} \quad (\text{B.17})$$

Por lo que,

$$P_r\{b\} \cong \frac{P_r\{s\}}{\log_2 M} \quad (\text{B.18})$$

Donde,

BER, Tasa de Error de Bit.

SER, Tasa de Error de Símbolo.

M, Numero de Estados de una Constelación.

$P_r\{b\}$, Probabilidad de Error de Bit.

$P_r\{s\}$, Probabilidad de Error de Símbolo.

Entonces se tiene que,

$$E_b = \frac{E_s}{\log_2 M} \quad (\text{B.19})$$

Donde,

E_b , Energía de bit

E_s , Energía de símbolo

Teniendo el valor de la energía de símbolo de cada constelación M-PSK obtenida en la ecuación (B.7), es posible calcular el valor de la energía de bit de cada constelación M-PSK a partir de la ecuación (B.19), como lo presentan las ecuaciones (B.20) a (B.23).

$$E_{b,BPSK} = \frac{D^2}{\log_2 2} = \frac{D^2}{1} = D^2 \quad (\text{B.20})$$



$$E_{b,QPSK} = \frac{D^2}{\log_2 4} = \frac{D^2}{2} \quad (B.21)$$

$$E_{b,OQPSK} = \frac{D^2}{\log_2 4} = \frac{D^2}{2} \quad (B.22)$$

$$E_{b,8PSK} = \frac{D^2}{\log_2 8} = \frac{D^2}{3} \quad (B.23)$$

Donde,

$E_{b,BPSK}$, Energía de bit en la modulación BPSK.

$E_{b,QPSK}$, Energía de bit en la modulación QPSK.

$E_{b,OQPSK}$, Energía de bit en la modulación OQPSK.

$E_{b,8PSK}$, Energía de bit en la modulación 8PSK.

APÉNDICE C. FASES DE DISEÑO, SIMULACION Y VALIDACION DEL SISTEMA DE COMUNICACIONES CON MODULACIONES BPSK Y OQPSK

C.1. FASE DE DISEÑO DE LOS SISTEMAS DE COMUNICACIONES CON MODULACIONES BPSK/OQPSK EN SYSTEM GENERATOR

En la figura C.1 se presentan en un diagrama en bloques, los diseños generales que servirán de pauta para el desarrollo de las simulaciones de los sistemas de comunicación con modulaciones BPSK y OQPSK respectivamente; el modelo usado para obtener el cálculo de la BER de los mismos se muestra en la figura 2.4 del apartado 2.2.4.

Los aspectos importantes relacionados con el funcionamiento de cada uno de los subsistemas de los sistemas de la figura C.1 se detallan a continuación.




Figura C.1. Modelos de los sistemas de comunicaciones con modulaciones a) BPSK y b) OQPSK.



Subsistema 1. Fuente de información: Genera una secuencia de bits equiprobables y estadísticamente independientes entre sí, como se muestra en la figura 2.5 (Secuencia de bits que entrega la fuente).

Subsistema 2. Transmisor: El transmisor OQPSK está constituido por dos etapas, la división de bits y el mapeo/normalización, mientras que en la modulación BPSK solo existe la etapa de mapeo/normalización y no es necesaria la división de bits, ya que cada símbolo está representado por un bit y estos entran al mapeador BPSK y se asignan directamente a la componente en fase, ya que la componente en cuadratura siempre estará en cero, esto debido a que para esta modulación los cambios se dan en la fase y la componente en cuadratura no se ve afectada. Por lo que en la modulación BPSK a pesar de que los símbolos se encuentran ubicados solamente sobre la componente en fase, la componente en cuadratura aparece y siempre tiene el valor de cero con el fin de poder graficar el diagrama de constelación.

Ⓞ Etapa de División de bits en la modulación OQPSK:

Toma los bits generados por la fuente de información y los distribuye uno a uno por las ramas I y Q, teniendo en cuenta que la rama Q se retarda un periodo de bit.

En la figura C.2 se presenta detalladamente la distribución de bits que van por cada rama para la modulación OQPSK.



Figura C.2. Distribución de bits por cada rama para la modulación OQPSK.

Ⓞ Etapa de Mapeo/Normalización en las modulaciones BPSK/OQPSK:

En la etapa de mapeo, para la modulación BPSK se toman los bits recibidos de las ramas I y Q (siempre en cero) y cada bit se asigna a un símbolo complejo, es decir si se recibe un bit en uno, este se asigna al símbolo 1 ($1+j0$), mientras que si se recibe un bit 0, este se asigna al símbolo 0 ($-1+j0$) (ver figura C.3), generando una señal bipolar en la rama I que corresponderá con la forma de onda banda base resultante del proceso de modulación. Como aparece en el diagrama de la figura C.4, los niveles de amplitud de la señal bipolar de la rama I corresponden con los valores normalizados de cada símbolo complejo de la modulación BPSK.




Figura C.3. Mapeo de símbolos en la modulación BPSK




Figura C.4. Etapa de Mapeo/Normalización para la modulación BPSK

Para la modulación OQPSK, en la etapa de mapeo se toman los bits de las ramas I y Q (retardada) y se agrupan por parejas. Estas parejas de bits se asocian a símbolos complejos diferentes como aparece en la figura C.5, generando una señal bipolar por cada rama que corresponderá con la forma de onda banda base resultante del proceso de modulación. Como aparece en la figura C.6 los niveles de amplitud de las señales bipolares son los valores normalizados de cada símbolo complejo de la modulación OQPSK.




Figura C.5. Mapeo de símbolos en la modulación OQPSK




Figura C.6. Etapa de Mapeo/Normalización para la modulación OQPSK

Subsistema 3. Canal AWGN:

En el sistema de comunicaciones en banda base con modulaciones BPSK/OQPSK, a la salida del canal se ven las dos señales I y Q contaminadas por el ruido como se ve en la figura C.7a, para el caso de la modulación BPSK y para el caso de la modulación OQPSK la versión ruidosa de las ramas se ve en la Figura C.7b.




Figura C.7. Señales Contaminación con ruido a) BPSK y b) OQPSK

Subsistema 4. Receptor: El receptor OQPSK está constituido por dos etapas, el demapeo de los símbolos a bits y la multiplexación de los mismos, mientras que el receptor BPSK solo cuenta con la etapa de demapeo.

Etapa de Demapeo de BPSK/OQPSK:

En recepción para el sistema de comunicación con modulación BPSK se recuperan las señales de las ramas I y Q contaminadas por ruido, el criterio de decisión preestablecido solo se aplica a la señal de la rama I para decidir e identificar a qué símbolo complejo corresponde los valores de la señal bipolar recibida. A la salida del Demapeador se ven los bits generados a partir de cada símbolo recuperado, que corresponden con la secuencia de bits recuperados, definidos como $B_n, \dots, B_{10}, B_9, B_8, B_7, B_6, B_5, B_4, B_3, B_2, B_1$, este proceso se muestra en la Figura C.8.




Figura C.8. Demapeo de bits en la modulación BPSK

Mientras que en la recepción usando modulación OQPSK una vez se recuperan las señales de las ramas I y Q contaminadas por ruido es necesario utilizar un criterio de decisión preestablecido para decidir e identificar a qué símbolo complejo corresponde cada par de niveles de las señales bipolares I y Q. A la salida del demapeador OQPSK se pueden observar los grupos de bits generados a partir de los símbolos recuperados en la rama I y Q, tal como se presenta en la figura C.9.




Figura C.9. Demapeo de bits en la modulación OQPSK

Etapa de Multiplexación de Bits de la modulación OQPSK:

En esta etapa se agrupan los bits de las ramas I y Q de la modulación OQPSK (ver figura C.10) de manera alternada, empezando por el primer bit de la rama I. A la salida del multiplexor de bits aparece la secuencia de bits recuperados.




Figura C.10. Multiplexación de bits de las ramas I y Q de la modulación OQPSK

Cálculo de la BER: Una vez se tiene la secuencia demodulada, se compara bit a bit con la secuencia transmitida por la fuente, para encontrar el número de bits errados, este valor se divide entre el número total de bits transmitidos y de esta manera se obtiene el valor de la BER para un determinado valor de la relación Energía de Bit a Densidad Espectral de Potencia de Ruido (E_b/N_o), este proceso se muestra en la figura 2.16 del apartado 2.2.4 del presente trabajo de grado.

C.2. FASE DE SIMULACIÓN DE LOS SISTEMAS DE COMUNICACIONES CON MODULACIONES BPSK/OQPSK EN SYSTEM GENERATOR

En esta fase se presentarán los modelos en simulación para BPSK/OQPSK y se explicará detalladamente sus componentes principales, teniendo en cuenta las consideraciones de diseño presentadas en la fase anterior y haciendo uso de las mismas configuraciones presentadas en el apartado 2.2.5 para el sistema de comunicaciones con modulaciones QPSK/8PSK, a continuación se presenta un análisis detallado de los procesos que atraviesa la señal dentro del sistema de comunicaciones diseñado con modulaciones BPSK/OQPSK.

I. Fuente de información

El subsistema que define la fuente de bits aleatorios equiprobables para el sistema de comunicaciones con modulaciones BPSK/OQPSK es el mismo presentado en el apartado 2.2.5 en la figura 2.17.

II. Transmisor

Este bloque se encargará de convertir los bits generados por la fuente en formas de onda adecuadas para su transmisión sobre el canal, procedimiento que para la modulación OQPSK debe hacerse en las dos etapas mencionadas en la fase de diseño, la división de bits y el mapeo/normalización, tal como se muestra en la figura C.11b, mientras que para el caso de la modulación BPSK, solo se realiza la etapa de mapeo y normalización como se muestra en la figura C11a.






Figura C.11. Transmisor del sistema de comunicaciones con modulaciones a) BPSK y b) OQPSK

📌 **Etapa de División de Bits para la modulación OQPSK:** Marcada en color azul, esta etapa se encarga de recibir los bits de la fuente en forma serial y haciendo uso de los bloques Multiplexores (Mux) distribuirlos por las ramas I y Q (Ver en la figura C.11b la etapa denominada Divisor de Bits).

Para el caso de la modulación OQPSK, cada uno de los multiplexores cuenta con dos entradas (la secuencia de bits de la fuente y la constante igual a cero) y una salida (rama I y Q); la habilitación de la salida de los Mux en determinado instante, se hace a través de un contador (Counter) que genera una señal periódica que varía entre los valores cero y uno para este caso específico, iniciando con el valor cero, cuando la señal del Counter tiene valor cero, se habilitan las entradas d_0 de los Mux y el divisor de bits enviará los bits "I" (ver figura C.11b) de la secuencia de bits transmitidos por la fuente por la rama I, si el Counter tiene valor 1, este habilita las entradas d_1 de los Mux y el divisor de bits enviará los bits "Q" de la secuencia de bits transmitidos.

En el momento en que un Mux este habilitado para transmitir, los demás no lo están, razón por la cual en las entradas d_j de los Mux deshabilitados debe colocarse una constante (Constant) con valor de cero, este procedimiento completo se puede ver en la figura C.12 para la modulación OQPSK.




Figura C.12. Señal de entrada y señales de salida de los Mux de las ramas I y Q para OQPSK

En cuanto se obtienen las señales de salida del divisor de datos OQPSK, la secuencia de bits I es sincronizada respecto a la secuencia de bits Q a través de un retardo (Delay) en la rama que este desincronizada, permitiendo ubicar los bits de la rama I en la misma posición en tiempo de los bits de la rama Q. Una vez los bits de las ramas se encuentran sincronizados, atraviesan un bloque Down Sample que permite eliminar los ceros introducidos por el divisor de bits, haciendo que los bits tengan un periodo de bit igual a $2T_b$ para el caso de la modulación OQPSK, este procedimiento se ve en la figura C.13.




Figura C.13. Bits de las ramas I y Q para OQPSK que entran al Mapeador

- Ⓢ **Etapa de Mapeo/Normalización:** Para realizar el mapeo de los bits a símbolos con codificación GRAY, se utiliza el bloque Mcode que debe ser programado a través del lenguaje m de Matlab®. De acuerdo al mapeo establecido, el Mcode identifica los bits representados por las señales unipolares entregadas por el Down Sample y asocia cada grupo de 2 bits (para la modulación OQPSK) de las ramas I y Q, a un valor de un símbolo complejo en la constelación, garantizando con la normalización que la potencia de cada símbolo sea unitaria, como se muestra en



la tabla C.1b. Para el caso de la modulación BPSK, los bits representados por la señal unipolar de la rama I se asocian uno a uno a un símbolo complejo en la constelación, como se muestra en la tabla C.1a.

Mapeo BPSK	
lin	I
0	-1
1	1

a)

Mapeo Rama I		MAPEO OQPSK		
lin	I	I	Q	(I, Q)
0	$\sqrt{2}/2$	1	1	$(-\sqrt{2}/2, -\sqrt{2}/2)$
1	$-\sqrt{2}/2$	1	0	$(-\sqrt{2}/2, \sqrt{2}/2)$
Mapeo Rama Q		0	1	$(\sqrt{2}/2, -\sqrt{2}/2)$
Qin	Q	0	0	$(\sqrt{2}/2, \sqrt{2}/2)$
0	$\sqrt{2}/2$			
1	$-\sqrt{2}/2$			

b)

Tabla C.1. Mapeo GRAY de las modulaciones a) BPSK y b) OQPSK

En el caso de la modulación BPSK, por cada símbolo complejo que se obtiene a la salida de la rama I, en el Mcode se genera su correspondiente señal bipolar normalizada por cada símbolo complejo, para la modulación OQPSK, por cada símbolo complejo que se obtiene a la salida de las ramas I y Q del Mcode se generan las correspondientes señales bipolares normalizadas de las ramas I y Q para cada símbolo complejo. Las señales bipolares componen la señal compleja resultante de la modulación. Los niveles de amplitud de las señales complejas resultantes corresponden con los valores de cada símbolo complejo como se muestra en la figura C.14 y figura C.15.




Figura C.14. Señal de la rama I normalizada a la salida del Mapeador para la modulación BPSK⁶¹.

⁶¹ La rama Q para el caso del sistema de comunicaciones con modulación BPSK siempre tiene valor de cero.





Figura C.15. Señales normalizadas a la salida del Mapeador en las ramas a) I y b) Q para la modulación OQPSK.

Los códigos que establecen el mapeo para cada modulación se encuentran en el Apéndice D.

III. Canal AWGN Complejo

Para el diseño del canal AWGN complejo del sistema de comunicaciones con modulaciones BPSK/OQPSK, se tomaron en cuenta las consideraciones presentadas en el apartado 2.2.5 para las modulaciones QPSK/8PSK. Esta configuración fue tomada de [31] y se presenta en la figura C.16a y figura C.16b para las modulaciones BPSK y OQPSK respectivamente.







Figura C.16. Canal AWGN complejo para las modulaciones BPSK/OQPSK

En el Apéndice G se encuentran los valores de desviación estándar que corresponden a determinados valores de la relación E_b/N_o calculados a partir de las ecuaciones (2.1) y (2.2) del apartado 2.2.5 del presente trabajo de grado para los esquemas de modulación M-PSK de interés en este trabajo de grado.

La figura C.17a y b y la figura C.18a y b muestran las señales de entrada y salida de las ramas I y Q que conforman el canal AWGN complejo, para un valor de E_b/N_o igual a 7 dB, por lo que de acuerdo a las ecuaciones (2.1) y (2.2), los valores de SNR y σ son los que aparecen en la tabla C.2 para las modulaciones BPSK y OQPSK respectivamente.

	Valor de SNR	Valor de σ
	$SNR[dB] = (7)[dB] - 10 \log\left(\frac{1}{\log_2 M}\right)[dB]$	$\sigma = \frac{1}{\sqrt{2(SNR_{veces})}}$
BPSK	$SNR[dB] = 7$	$\sigma = 0.315852997$
OQPSK	$SNR[dB] = 10.0103$	$\sigma = 0.223341795$

Tabla C.2. Valores de SNR y σ para un valor de E_b/N_o igual a 7 dB




a)




b)

Figura C.17. Señales de entrada y salida del canal AWGN para la modulación BPSK de las ramas a) y b)Q para E_b/N_o igual a 7 dB



a)



b)

Figura C.18. Señales de entrada y salida del canal AWGN para la modulación OQPSK de las ramas a) I y b) Q para E_b/N_o igual a 7 dB.

IV. Receptor

Una vez se reciben las señales de las ramas I y Q para la modulación BPSK/OQPSK afectadas por el ruido del canal AWGN complejo, en el bloque de demapeo marcado con color magenta de la figura C.19 se establecen los valores umbrales que puede tomar un símbolo complejo dentro de los ejes que a la vez representan los límites de las regiones de decisión de los mismos, obteniéndose a la salida las secuencias de bits correspondientes a cada rama, estos a su vez se multiplexan a través del bloque de multiplexación de bits para obtener a la salida la secuencia recuperada.




Figura C.19. Receptor de los sistemas con modulación a) BPSK y b) OQPSK.

✧ Etapa de Demapeo

Para realizar el demapeo, se hace uso del bloque Mcode configurado a partir de un código en lenguaje m, basado en estructuras condicionales que permite decidir a qué valores pertenecen los niveles de las señales recibidas de las ramas I y Q para las



modulaciones BPSK/OQPSK proporcionadas por el canal, esto de acuerdo al criterio de decisión establecido que se muestra en tabla C.3a y b.

<i>Umbrales de Decisión</i>	
$Señal_I$	I
$S_I > 0$	0
$S_I < 0$	1

a)

<i>Umbrales de Decisión</i>		
$Señal_I, Señal_Q$	I	Q
$S_I > 0 \ \& \ S_Q > 0$	0	0
$S_I > 0 \ \& \ S_Q < 0$	0	1
$S_I < 0 \ \& \ S_Q > 0$	1	0
$S_I < 0 \ \& \ S_Q < 0$	1	1

b)

Tabla C.3. Umbrales de decisión Mapeo Gray a) Modulación BPSK y b) Modulación OQPSK

En la modulación BPSK a la salida del Demapeador se obtiene la señal unipolar de la rama I con periodo de bit igual a T_b , obteniendo como resultado la secuencia de bits I recuperadas (ver figura C.20) que corresponde a la secuencia recuperada por la demodulación, mientras que en la modulación OQPSK a la salida del demapeador se obtienen las señales unipolares de las ramas I y Q con periodo de bit igual a $2T_b$, como se muestra en la figura C.21.




Figura C.20. Señales a la entrada y salida del Demapeador BPSK para la Rama I.




Figura C.21. Señales a la entrada y salida del Demapeador OQPSK para a) Rama I y b) Rama Q

✧ Etapa de Multiplexación de bits para la modulación OQPSK

Para esta etapa se necesita un Mux de dos entradas que alterne las secuencias de bits contenidos en las ramas I, Q de la modulación OQPSK, para obtener a la salida una secuencia multiplexada de los bits de las dos ramas. El diagrama del multiplexor se muestra en la figura C.19b enmarcado en color verde y la tabla de verdad que presenta el comportamiento de los Mux para la modulación OQPSK, se presenta en la tabla C.4 respectivamente.

d_1	d_0	S	Sistema
0	Q	0	Q
1	0	1	I

Tabla C.4. Tabla de verdad del Multiplexor de la Figura C.19b para la modulación OQPSK



En la figura C.22 se muestra las señales provenientes de las ramas I y Q para la modulación OQPSK, además de la señal que representa la multiplexación de los bits de las ramas mencionadas anteriormente, que corresponden a la secuencia de bits recuperada o la denominada señal demodulada para la modulación OQPSK (la secuencia de bits recuperados está representada por $\{B_n, \dots, B_{10}B_9B_8B_7B_6B_5B_4B_3B_2B_1\}$).






Figura C.22. Multiplexación de bits de las ramas I, Q para OQPSK

La figura C.23a muestra la señal transmitida por la fuente de información cuya secuencia es $\{b_n, \dots, b_{10}b_9b_8b_7b_6b_5b_4b_3b_2b_1\}$ y la secuencia de bits recuperada $\{B_n, \dots, B_{10}B_9B_8B_7B_6B_5B_4B_3B_2B_1\}$ para la modulación BPSK sincronizadas, donde se aprecia un retardo total igual a $(10T_b)$ resultado del procesamiento de la señal transmitida en cada uno de los bloques del sistema básico de comunicaciones. Mientras que como se aprecia en la figura C.23b, el retardo de las señales para la modulación OQPSK es de $(23T_b)$ considerando un valor de E_b/N_0 de 7 dB.



a)




b)

Figura C.23. Señal transmitida y demodulada para las modulaciones a) BPSK y b) OQPSK.

Para el sistema de comunicaciones en banda base con modulaciones BPSK/OQPSK los subsistemas de cálculo de la BER, control del sistema, despliegue de la BER en la LCD de la tarjeta de desarrollo, visualización de los diagramas de constelación y trayectoria son los mismos que para el sistema con modulaciones QPSK/8PSK presentado en el apartado 2.2.5 del presente trabajo de grado

En la figura C.24 y la figura C.25 se presentan los diagramas de constelación y trayectoria para las modulaciones BPSK y OQPSK respectivamente a un valor de E_b/N_o de 7 dB, con valores de semillas diferentes en los generadores de ruido WGNG de cada rama.



a)

b)

Figura C.24. Diagramas de constelación a la salida del transmisor y del canal para las modulaciones a) BPSK y b) OQPSK




Figura C.25. Diagramas de trayectoria a la salida del transmisor y del canal para las modulaciones a) BPSK y b) OQPSK

C.3. FASE DE VALIDACION DE LOS SISTEMAS DE COMUNICACIONES CON MODULACIONES BPSK/OQPSK EN SYSTEM GENERATOR

La validación del correcto funcionamiento del sistema básico de comunicaciones en banda base con modulaciones BPSK/OQPSK consiste en hacer comparaciones entre los resultados obtenidos a partir de los sistemas diseñados en *System Generator* y los resultados que brindan las simulaciones de los modelos en Simulink®.

Las comparaciones de los resultados se hacen en base a las curvas de desempeño obtenidas a partir de los sistemas diseñados en *System Generator* y los modelos en Simulink® que se muestran en la figura C.26, tanto para la modulación BPSK como para OQPSK.

En diseño en Simulink®, hace uso de un bloque *Bernoulli Binary Generator* como fuente de bits pseudoaleatoria, un bloque *M-PSK Modulator Baseband* que realiza la modulación en banda base de la señal a transmitir, un bloque de canal *AWGN*, en el que se asigna el valor de E_b/N_o para un periodo de símbolo igual a MTb , donde Tb es un segundo y M depende del número de estados de la modulación y un bloque *M-PSK Demodulator* configurado con Bit como tipo de salida usando el algoritmo de detección de *Hard decisión*.





Figura C.26. Sistemas básicos de comunicaciones banda base con modulación M-PSK en Simulink®

Las curvas de desempeño obtenidas para los sistemas de comunicaciones en banda base con modulaciones BPSK y OQPSK simulado en Simulink® y en *System Generator*, para una transmisión de 2^{20} bits, se muestran en la figura C.27 respectivamente.






Figura C.27. Curvas de desempeño a partir de Simulink y System generator de los sistemas de comunicaciones con modulaciones a) BPSK y b) OQPSK

La superposición de las curvas de desempeño es una característica que permite concluir que el sistema diseñado es coherente con un sistema real y puede ser implementado a nivel de hardware reconfigurable. Todas las curvas de desempeño se realizaron mediante el promedio estadístico⁶² de los valores de BER obtenidos en los sistemas de *System Generator* y en Simulink® de 40 simulaciones, las tablas que presentan este método se encuentran en el Apéndice J.

APÉNDICE D. ARCHIVOS DE CONFIGURACIÓN DE LOS MCODEs

D.1. MODULACIÓN BPSK

MAPBPSK

```
function [I,Q] = MAPBPSK(bin)
I=0;%FASE
Q=0;%QUADRATURA
%
%
% --1--|--0--
%
```

⁶² Un promedio de datos estadístico se conoce como la media aritmética y para calcularla se suman todas las cifras de la distribución y se divide entre el número de cifras.



```
if bin==0
I=1;
Q=0;
end
if bin==1
I=-1;
Q=0;
end
end
```

DEMAPBPSK

```
function [bout] = DEMAPBPSK(I,Q)
bout=0;
if I<0 && (Q==0 || Q<0 || Q>0)
bout=1;
end
if I>0 && (Q==0 || Q<0 || Q>0)
bout=0;
end
end
```

D.2. MODULACIÓN QPSK

MAPQPSKGRAY

```
function [I,Q] = MAPQPSKGRAY(Iin,Qin,SEN45,COS135)
Q=0; %QUADRATURA
I=0; %FASE
% 01 | 00
% ---|---
% 11 | 10
%seno(45)=sqrt(2)/2=coseno(45)
%coseno(135)=-sqrt(2)/2=seno(225)

if Qin==0 && Iin==0
Q=SEN45;
I=SEN45;
end
if Qin==0 && Iin==1
Q=SEN45;
I=COS135;
end
if Qin==1 && Iin==0
Q=COS135;
I=SEN45;
end
if Qin==1 && Iin==1
Q=COS135;
I=COS135;
end
end
```



DEMAPQPSKGRAY

```
function [Id,Qd] = DEMAPQPSKGRAY(I,Q)
Id=0;
Qd=0;
% 01 | 00
% ---|---
% 11 | 10

if Q>0 && I>0
Qd=0;
Id=0;
% | 00
% -|----
end
if Q>0 && I<0
Id=1;
Qd=0;
% 01 |
% ---|-
end
if Q<0 && I<0
Id=1;
Qd=1;
% ---|-
% 11 |
end
if Q<0 && I>0
Id=0;
Qd=1;
% -|---
% | 10
end
end
```

D.3. MODULACIÓN OQPSK

MAPOQPSKGRAY

```
function [I,Q] = MAPOQPSKGRAY(Qin,Iin,SEN45,COS135)
I=0; %FASE
Q=0; %QUADRATURA

% 10 | 00
% ---|---
% 11 | 01
%seno(45)=sqrt(2)/2=coseno(45)
%coseno(135)=-sqrt(2)/2=seno(225)

if Qin==0 && Iin==0
Q=SEN45;
I=SEN45;
end
```



```
if Qin==1 && Iin==0
Q=COS135;
I=SEN45;
end
if Qin==0 && Iin==1
Q=SEN45;
I=COS135;
end
if Qin==1 && Iin==1
Q=COS135;
I=COS135;
end
end
```

DEMAPOQPSKGRAY

```
function [Id,Qd] = DEMAPOQPSKGRAY(I,Q)
Id=0;
Qd=0;
% 10 | 00
% ---|---
% 11 | 01

if Q<0 && I<0
Qd=1;
Id=1;
end
if Q<0 && I>0
Qd=1;
Id=0;
end
if Q>0 && I<0
Qd=0;
Id=1;
end
if Q>0 && I>0
Qd=0;
Id=0;
end
end
```

D.4. MODULACIÓN 8PSK

MAP8PSKGRAY

```
function [IC,QNotC] = MAP8PSKGRAY(Q,I,C,SENO22_5,COS22_5)
IC=0;
QNotC=0;
% 011 | 001
%010 | 000
% -----|-----
%110 | 100
% 111 | 101
```



```
x1=COS22_5;% 0.9238795325=cos22.5
y1=SENO22_5;% 0.3826834324=seno22.5
if Q==1 && I==1 && C==1 %
QNotC= -1*x1;
IC= -1*y1;
end
if Q==1 && I==1 && C==0 %
QNotC= -1*y1;
IC= -1*x1;
end
if Q==1 && I==0 && C==1 %
QNotC= -1*x1;
IC= y1;
end
if Q==1 && I==0 && C==0 %
QNotC= -1*y1;
IC= x1;
end
if Q==0 && I==1 && C==1 %
QNotC= x1;
IC= -1*y1;
end
if Q==0 && I==1 && C==0 %
QNotC= y1;
IC= -1*x1;
end
if Q==0 && I==0 && C==1 %
QNotC= x1;
IC= y1;
end
if Q==0 && I==0 && C==0 %
QNotC= y1;
IC= x1;
end
end
end
```

DEMAP8PSKGRAY

```
function [Qd,Id,Cd] = DEMAP8PSKGRAY(IC,QNotC)
Qd=0;
Id=0;
Cd=0;
% 011 | 001
%010 | 000
% -----|-----
%110 | 100
% 111 | 101

if QNotC>0 && IC>0
    if IC>QNotC
        Qd=0;
        Id=0;
```



```
Cd=0;
end
if QNotC>IC
Qd=0;
Id=0;
Cd=1;
end
end
if QNotC>0 && IC<0
ICpos=-1*IC;
if QNotC>ICpos
Qd=0;
Id=1;
Cd=1;
end
if ICpos>QNotC
Qd=0;
Id=1;
Cd=0;
end
end
if QNotC<0 && IC<0
if IC<QNotC
Qd=1;
Id=1;
Cd=0;
end
if QNotC<IC
Qd=1;
Id=1;
Cd=1;
end
end
if QNotC<0 && IC>0
QNotCpos=-1*QNotC;
if QNotCpos>IC
Qd=1;
Id=0;
Cd=1;
end
if IC>QNotCpos
Qd=1;
Id=0;
Cd=0;
end
end
end
end
```

D.5. CÁLCULO BER

```
function [ERROR,BER,RESET,CICLO] =
calculoBER(bitstotales,I1,I2,ResetBER,contador)
persistent error;
```



```

error=xl_state(0,{xlUnsigned,31,0});
persistent ber;
ber=xl_state(0,{xlUnsigned,32,31});
if ResetBER==0
  if(contador~=bitstotales)
    RESET=xfix({xlBoolean},0);
    CICLO=0;
    if(I1~=I2)
      error=error+1;
    end
  else
    RESET=xfix({xlBoolean},1);
    CICLO=1;
    ber=error/bitstotales;
  end
else
  RESET=xfix({xlBoolean},1);
  CICLO=0;
  error=0;
  ber=0;
end
ERROR=xfix({xlUnsigned, 31, 0}, error);
BER=xfix({xlUnsigned, 32, 31}, ber);
end

```

APÉNDICE E. CONFIGURACIONES PARA FUENTE EQUIPROBABLE

La fuente transmite 1048576 bits (2^{20}) y se necesita que aproximadamente la mitad de esos bits sean unos y la otra mitad ceros para conseguir que la fuente sea equiprobable.

Las configuraciones realizadas se muestran en la tabla E.1, resaltando la configuración escogida para la simulación de los sistemas.

LFSR 0			LFSR 1			LFSR 2			Cantidad de unos "1s"
23	51	115	7	11	2E	12	31	2E	526006
23	51	115	7	19	2E	12	31	2E	526154
23	51	115	7	19	2E	12	31	8A	524506
23	51	115	7	19	2E	12	31	4A	524453
23	51	115	7	19	2E	12	31	3C	524202
23	51	115	7	19	2E	12	31	4D	524269
23	51	115	7	19	2E	12	31	4D	524285
23	53	115	7	19	2E	12	31	4D	524288

Tabla E.1. Configuraciones de la fuente equiprobable.

APÉNDICE F. DIAGRAMAS DE CONSTELACIÓN CON SEMILLAS IGUALES Y DIFERENTES

En la figura F.1a se muestra para la modulación QPSK, el diagrama de constelación a la salida del canal AWGN complejo cuando las semillas de ambos WNGs se configuran con el mismo valor razón por la cual la constelación presenta una dispersión lineal de los símbolos causando que estos no se ubiquen alrededor del símbolo de referencia, sino sobre una línea recta, mientras que en la constelación de la figura F.1b los WNGs se

configuraron con diferentes valores de semilla para cada uno, por lo que los símbolos están dispersos pero ubicados alrededor de cada símbolo de referencia. El hecho de configurar los WGNGs con los mismos valores de semilla hace que estos generen los mismos patrones de ruido para las ramas I y Q dando como resultado la correlación entre las componentes del ruido. Mientras que, si las semillas son diferentes, los patrones de ruido de cada WGNG también lo son, de modo que el ruido en las ramas es no correlacionado.




Figura F.1. Diagrama de constelación señal modulada después del canal a) Semillas iguales y b) Semillas diferentes

APÉNDICE G. CÁLCULO DEL FACTOR $\{\sigma^2\}$

El cálculo del factor que permite controlar la cantidad de ruido generada por los WGNGs de las ramas I y Q se realiza teniendo en cuenta que el ruido generado por los WGNGs de cada rama se modela a través de las variables aleatorias Y_I y Y_Q con distribución normal estándar $Y_I \sim N(\mu_I, \sigma_I^2)$ y $Y_Q \sim N(\mu_Q, \sigma_Q^2)$ no correlacionadas y por tanto independientes entre sí, con valores medios (μ_1 y μ_2) igual a cero y varianzas (σ_I^2 y σ_Q^2) igual a uno; por lo que el valor de potencia de ruido generado por este elemento corresponde al valor de la varianza (σ^2).

Teniendo en cuenta las propiedades de la distribución normal

1. Si $X \sim N(\mu, \sigma)$ y a una constante real arbitraria, entonces:

$$aX \sim N(a\mu, (a\sigma)^2) \quad (G.1)$$

2. Si $X \sim N(\mu_X, \sigma_X)$ y $Y \sim N(\mu_Y, \sigma_Y)$ son variables aleatorias independientes normalmente distribuidas, entonces la suma está distribuida normalmente, así:

$$U = X + Y \sim N(\mu_x + \mu_y, \sigma_x^2 + \sigma_y^2) \quad (G.2)$$

Teniendo en cuenta que las variables aleatorias que modelan el ruido generado por los WGNGs de las ramas I y Q tienen una distribución normal con media μ cero y varianza σ^2 igual a 1 (ver ecuación (G.3)), se tiene que al multiplicar las variables aleatorias por una



constante arbitraria a , dicha constante tomara el lugar de la desviación estándar al cuadrado, es decir de la varianza, como aparece en la ecuación (G.1).

$$Y_I \sim N(\mu_I, \sigma_I^2) = Y_I \sim N(0,1) \quad (G.3)$$

$$Y_Q \sim N(\mu_Q, \sigma_Q^2) = Y_Q \sim N(0,1)$$

Usando la propiedad (1) se tiene:

$$\hat{Y}_I = aY_I \rightarrow \hat{Y}_I \sim N(0, a^2) \quad (G.4)$$

$$\hat{Y}_Q = aY_Q \rightarrow \hat{Y}_Q \sim N(0, a^2)$$

Además, se tiene por la propiedad (2) presentada en la ecuación (G.2), que la suma de las variables aleatorias $Y_I \sim N(\mu_I, \sigma_I^2)$ y $Y_Q \sim N(\mu_Q, \sigma_Q^2)$ genera otra variable aleatoria con distribución normal $Z \sim N(\mu, \sigma^2)$ como se muestra en la ecuación (G.5).

$$Z = Y_I + Y_Q \rightarrow Z \sim N(\mu_I + \mu_Q, \sigma_I^2 + \sigma_Q^2) \quad (G.5)$$

Considerando lo anterior y dado que el valor de varianza de las variables aleatorias $Y_I \sim N(\mu_I, \sigma_I^2)$ y $Y_Q \sim N(\mu_Q, \sigma_Q^2)$ corresponde con el valor de la potencia de ruido generado por los WGNGs de las ramas I y Q, los WGNGs generan una potencia total de ruido $\{N\}$ que corresponde a la suma de las potencias individuales dada su no correlación, tal como se muestra en la ecuación (G.6).

$$N = N_{WGNGI} + N_{WGNGQ} = \sigma_I^2 + \sigma_Q^2 \quad (G.6)$$

Donde,

N , Potencia de ruido total.

N_{WGNGI} , Potencia de ruido generado por el WGNG de la rama I.

N_{WGNGQ} , Potencia de ruido generado por el WGNG de la rama Q.

σ_I^2 , Varianza de la variable aleatoria que modela el ruido generado por el WGNG de la rama I, en un instante dado.

σ_Q^2 , Varianza de la variable aleatoria que modela el ruido generado por el WGNG de la rama Q, en un instante dado.

Teniendo en cuenta las consideraciones anteriores, se puede concluir que el factor constante (a) que permite generar el valor de potencia de ruido normalizado de acuerdo a un determinado valor de la Relación Energía de Bit a Densidad Espectral de Potencia de Ruido (E_b/N_o) es la misma desviación estándar (σ). Por lo que hace necesario encontrar una función que relacione los dos parámetros.

Antes de presentar la función de relación, es necesario realizar las consideraciones que aparece en las ecuaciones (G.7) a (G.11)

$$E_b = ST_b \quad (G.7)$$



$$N_o = N/BW_{señal} \quad (G.8)$$

$$BW_{señal} = 1/T_s \quad (G.9)$$

$$R_b = 1/T_b \quad (G.10)$$

$$T_s = T_b \log_2 M \quad (G.11)$$

Donde,

E_b , Energía de bit [J/bit].

S , Potencia de la señal [w].

N , Potencia total de ruido [w].

T_b , Periodo de bit [s].

T_s , Periodo de símbolo [s].

N_o , Densidad espectral de Potencia de ruido [W/Hz].

$BW_{señal}$, Ancho de banda de la señal [Hz].

R_b , Velocidad de transmisión de bits [bps]

Ahora bien, a continuación se presentan de forma general los cálculos que relacionan los parámetros σ y E_b/N_o para las modulaciones M-PSK de este trabajo de grado.

✧ Relación entre σ y E_b/N_o

Haciendo uso de la definición de Energía de Bit (E_b) presentada en la ecuación (G.7) y la Densidad Espectral de Potencia de Ruido (N_o) presentada en la ecuación (G.8) [36] y considerando el ancho de banda de la señal y la velocidad de transmisión de datos presentados en las ecuaciones (G.9) y (G.10) respectivamente, se obtiene la ecuación (G.12).

$$\left(\frac{E_b}{N_o}\right) = \frac{ST_b}{N/BW_{señal}} = \left(\frac{S}{N}\right)\left(\frac{T_b}{T_s}\right) = \left(\frac{S}{N}\right)\left(\frac{T_b}{T_b \log_2 M}\right) = \left(\frac{S}{N}\right)\left(\frac{1}{\log_2 M}\right) \quad (G.12)$$

A partir de la ecuación (G.12) en dB se obtiene la relación (S/N) que presenta la ecuación (G.13).

$$\left(\frac{S}{N}\right) [dB] = \left(\frac{E_b}{N_o}\right) [dB] - 10 \log\left(\frac{1}{\log_2 M}\right) [dB] \quad (G.13)$$

Considerando que el nivel de potencia de la señal $\{S\}$ es normalizado, y que la potencia de total de ruido $\{N\}$ es la presentada en la ecuación (G.6), la relación (S/N) será como aparece en ecuación (G.14).

$$\left(\frac{S}{N}\right) = \frac{1}{\sigma_I^2 + \sigma_Q^2} \quad (G.14)$$



Donde,

σ_I^2 , Varianza de la variable aleatoria que modela el ruido generado por el WGNG de la rama I, en un instante dado.

σ_Q^2 , Varianza de la variable aleatoria que modela el ruido generado por el WGNG de la rama Q, en un instante dado.

Tomando en cuenta que las ramas I y Q que conforman el canal AWGN complejo, se afectan con el mismo valor de desviación estándar (σ) en un instante determinado, se tiene que $\sigma_I^2 = \sigma_Q^2 = \sigma^2$ y la ecuación (G.14) quedará de la forma que aparece en la ecuación (G.15).

$$\left(\frac{S}{N}\right) = \frac{1}{\sigma^2} \quad (G.15)$$

Despejando la variable desviación estándar (σ) de la ecuación (G.15), se obtiene como resultado la ecuación (G.16).

$$\sigma = \frac{1}{\sqrt{2(S/N)}} \quad (G.16)$$

Por último, se considera la definición de la Relación Señal a Ruido (SNR, *Signal to Noise Ratio*) que aparece en la ecuación (G.17).

$$SNR = \left(\frac{S}{N}\right) \quad (G.17)$$

Reemplazando la ecuación (G.17) en las ecuaciones (G.13) y (G.16), se obtienen las ecuaciones (G.18) y (G.19) que relacionan el valor de (σ) con un determinado valor E_b/N_o .

$$SNR[dB] = \left(\frac{E_b}{N_o}\right) [dB] - 10 \log\left(\frac{1}{\log_2 M}\right) [dB] \quad (G.18)$$

$$\sigma = \frac{1}{\sqrt{2(SNR_{veces})}} \quad (G.19)$$



APÉNDICE H. VALORES DE DESVIACIÓN ESTÁNDAR (σ) CORRESPONDIENTES A DETERMINADOS VALORES DE RELACIÓN DE ENERGÍA DE BIT A DENSIDAD ESPECTRAL DE POTENCIA DE RUIDO (E_b/N_0).

E_b/N_0	BPSK σ	QPSK σ	OQPSK σ	8PSK σ
0	0,70710678	0,5	0,5	0,40824832
1	0,63020958	0,44562547	0,44562547	0,3638517
2	0,56167488	0,39716412	0,39716412	0,32428316
3	0,50059327	0,35397289	0,35397289	0,28901767
4	0,44615422	0,31547867	0,31547867	0,25758727
5	0,39763536	0,28117066	0,28117066	0,2295749
6	0,35439289	0,25059362	0,25059362	0,20460884
7	0,315853	0,2233418	0,2233418	0,18235782
8	0,28150428	0,19905358	0,19905358	0,16252658
9	0,25089095	0,17740669	0,17740669	0,14485197
10	0,2236068	0,15811388	0,15811388	0,12909945
11	0,19928977	0,14091915	0,14091915	0,11506001
12	0,17761719	0,12559432	0,12559432	0,10254734
13	0,15830149	0,11193606	0,11193606	0,09139541
14	0,14108635	0,09976312	0,09976312	0,08145625
15	0,12574334	0,08891397	0,08891397	0,07259796

Tabla H.1. Valores de (σ) Correspondientes a Determinados Valores de (E_b/N_0) para las modulaciones BPSK/QPSK/OQPSK/8PSK

APÉNDICE I. ANÁLISIS DEL CONSUMO DE RECURSOS DE LA TARJETA DE DESARROLLO PARA EL SISTEMA CON MODULACIONES BPSK/QPSK/OQPSK/8PSK

A través de la herramienta Project Navigator, se puede acceder a la interfaz que muestra el Resumen de Utilización del Dispositivo (*Device Utilization Summary*) que proporciona información de alto nivel acerca de los principales datos de utilización lógica del dispositivo para un diseño determinado.

Las partes lógicas que se muestran en la interfaz de resumen de utilización del dispositivo y su correspondiente explicación se presentan a continuación:

1. *Number of Slice Flip-Flops:*

Number used as Flip-Flop: Un Flip-flop es un biestable disparado por flanco

Number used as Latches: Un Latch es un biestable disparado por nivel

La diferencia entre un latch y un flipflop es que los latch están diseñados para trabajar con niveles o estados y los flip-flops para trabajar con flancos o cambios de estados.



Los flip-flops son registros de desplazamiento binarios utilizados para sincronizar la lógica y ahorrar estados lógicos entre ciclos de reloj en un circuito FPGA. En cada flanco de reloj, un latch retiene el valor 1 ó 0 (VERDADERO o FALSO) en su entrada y tiene ese valor constante hasta el siguiente flanco de reloj.

2. *Number of 4 input LUTs:* LUTs de 4 entradas (ver 34)

Gran parte de la lógica en un bloque lógico programable (CLB) se implementa usando pequeñas cantidades de memoria RAM en forma de tablas de búsqueda (LUTs). Es fácil asumir que el número de compuertas del sistema en una FPGA se refiere al número de compuertas lógicas NAND y NOR en un chip en particular. Pero, en realidad, toda la lógica combinatoria (ANDs, ORs, NANDs, XORs, etc) se implementa como tablas de verdad dentro de la memoria LUT. Una tabla de verdad es una lista predefinida de salidas para cada combinación de entradas.




Figura I.1. LUTs de 4 entradas

3. *Number of occupied Slices:*

Los Slices son los componentes básicos de construcción de la estructura FPG, que empaquetan los LUTs y flip –flops. Generalmente, el porcentaje de uso de los slices es mayor que la utilización de LUTs y flip-flops, es decir, un diseño puede utilizar el 25% de LUTs y de flip-flops y a la vez puede tener casi el 50% de slices ocupados.

4. *Total Number of 4 input LUTs*

Número total de LUTs de 4 entradas

5. *Number of Bounded IOBs*

Número límite de entradas y salidas de la Tarjeta de desarrollo definidas en el diseño.

6. *Number of BUFGMUXs (Clock Buffers/Multiplexers)*

Los Clock Buffers/Multiplexers proveen un multiplexor que selecciona entre dos señales de reloj con cuál va a trabajar el sistema.

7. *Number of MULT18X18SIOs*

Un MULT18X18 es un multiplicador primitivo con las características que se muestra en la Tabla I.1.

Primitivo	Tamaño A	Tamaño B	Tamaño P	Signed/Unsigned	Salida
Mult18x18	18	18	36	Signed	Combinatorial



Mult18x18S	18	18	36	signed	Registered
-------------------	----	----	----	--------	------------

Tabla I.1. Multiplicadores primitivos. Por los autores

La versión Register del multiplicador adiciona una entrada de reloj C, habilita un reloj CE y un reset síncrono R (ver figura I.2).




Figura I.2. Multiplicadores primitivos “Combinatorial” y “Registered”. Por los autores.

8. Number of RAMB16BWEs

Recursos de la Memoria RAM de la tarjeta que son utilizados en el diseño.

9. Average Fanout of Non-Clock Nets

Este valor se utiliza como un estimador de potencia para el diseño. El consumo de corriente de cada LUT está determinada por la frecuencia de reloj y el fan-out de salida.

Las Tablas I.2 a I.5 muestran los recursos requeridos para la implementación del sistema básico de comunicaciones en banda base con modulación BPSK/QPSK/OQPSK/8PSK respectivamente y también los recursos requeridos para implementar el sistema completo que incluye los 9 subsistemas mencionados en el apartado 2.2.5 del presente trabajo de grado.

I.1. MODULACIÓN BPSK

Resumen de Utilización del Dispositivo						
	Sistema Básico ⁶³			Sistema Completo ⁶⁴		
Parte Lógica Utilizada	Usado	Disponible	Utilización	Usado	Disponible	Utilización
Number of Slice Flip Flops	1,545	11,776	13%	2,007	11,776	17%
Number used as Flip Flop				2,006		
Number used as Latches				1		
Number of 4 input LUTs	1,732	11,776	14%	2,319	11,776	19%
Number of occupied Slices	1,325	5,888	22%	1,768	5,888	30%
Number of 4 input LUTs	1,890	11,776	16%	2,558	11,776	21%
Number of bounded IOBs	2	372	1%	11	372	2%
Number of BUFGMUXs	1	24	4%	1	24	4%
Number of MULTI8X18SIOs	12	20	60%	14	20	70%
Number of RAMB16BWEs	16	20	80%	16	20	80%
Average Fanout of Non-Clock	1,81			2,86		

⁶³ Sistema Básico comprende, la fuente, el transmisor, el canal y el receptor

⁶⁴ Sistema Completo comprende todos los subsistemas presentados en el apartado 2.2.5 del presente trabajo de grado



Nets						
------	--	--	--	--	--	--

Tabla I.2. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación BPSK

I.2. MODULACIÓN QPSK

Device Utilization Summary						
	Sistema			Sistema Completo		
Logic Utilization	Used	Available	Utilization	Used	Available	Utilization
Total Number Slice Flip Flops	1,693	11,776	14%	2,166	11,776	18%
Number used as Flip Flop	1,875			2,165		
Number used as Latches	1,419			1		
Number de 4 input LUTs	1,419	11,776	15%	2,480	11,776	21%
Number of occupied Slices	0	5,888	24%	1,999	5,888	33%
Number of 4 input LUTs	1,968	11,776	16%	2,661	11,776	22%
Number of bounded IOBs	2	372	1%	11	372	2%
Number of BUFGMUXs	1	24	4%	1	24	4%
Number of MULTI8X18SIOs	12	20	60%	14	20	70%
Number of RAMB16BWEs	16	20	80%	16	20	80%
Average Fanout of Non-Clock Nets	2,66			2,80		

Tabla I.3. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación QPSK

I.3. MODULACIÓN OQPSK

Device Utilization Summary						
	Sistema Básico			Sistema Completo		
Logic Utilization	Used	Available	Utilization	Used	Available	Utilization
Number of Slice Flip Flops	1,827	11,776	15%	2,335	11,776	19%
Number used as Flip Flop				2,334		
Number used as Latches				1		
Number de 4 input LUTs	1,925	11,776	16%	2,533	11,776	21%
Number of occupied Slices	1,455	5,888	24%	2,182	5,888	37%
Number of 4 input LUTs	2,018	11,776	17%	2,715	11,776	23%
Number of bounded IOBs	2	372	1%	11	372	2%
Number of BUFGMUXs	1	24	4%	1	24	4%
Number of MULTI8X18SIOs	12	20	60%	14	20	70%
Number of RAMB16BWEs	16	20	80%	16	20	80%
Average Fanout of Non-Clock Nets	2,57			2,80		

Tabla I.4. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación OQPSK

I.4. MODULACIÓN 8PSK

Device Utilization Summary						
	Sistema Básico			Sistema Completo		
Logic Utilization	Used	Available	Utilization	Used	Available	Utilization



Number of Slice Flip Flops	1,713	11,776	14%	2,194	11,776	18%
Number used as Flip Flop				2,193		
Number used as Latches				1		
Number de 4 input LUTs	2,499	11,776	21%	3,113	11,776	26%
Number of occupied Slices	1,741	5,888	29%	2,368	5,888	40%
Number of 4 input LUTs	2,598	11,776	22%	3,301	11,776	28%
Number of bounded IOBs	2	372	1%	11	372	2%
Number of BUFGMUXs	1	24	4%	1	24	4%
Number of MULTI8X18SIOs	12	20	60%	14	20	70%
Number of RAMB16BWEs	16	20	80%	16	20	80%
Average Fanout of Non-Clock Nets	2,71			2,81		

Tabla I.5. Consumo de recursos de la tarjeta de desarrollo para el sistema de comunicaciones en banda base con modulación 8PSK

De las tablas anteriores, se puede concluir que la implementación del sistema completo en todos los escenarios consume más recursos que la implementación del sistema básico, esto es debido a lógica del diseño en los dos casos, siendo el sistema completo más complejo. La implementación del sistema de comunicaciones en banda base con modulación 8PSK consume más recursos que en los demás escenarios debido a la complejidad de su diseño.

APÉNDICE J. VALORES DE BER CORRESPONDIENTES A DETERMINADOS VALORES DE RELACIÓN DE ENERGÍA DE BIT A DENSIDAD ESPECTRAL DE POTENCIA DE RUIDO (E_b/N_o)

J.1. MODULACIÓN BPSK

BPSK				
E_b/N_o	SYSTEM GENERATOR	IMPLEMENTACION	SIMULINK	TEÓRICA
0	0,07758224	0,07758224	0,0785275	0.0786
1	0,05551827	0,05551827	0,0561575	0.0562
2	0,037427497	0,03744999	0,0374025	0.0375
3	0,022716236	0,022716236	0,0227975	0.0228
4	0,012450051	0,012450051	0,01243	0.0125
5	0,005912638	0,005912638	0,0058875	0.0059
6	0,002331138	0,002331138	0,00233	0.0023
7	0,000744224	0,000744224	0,0007727	7.72E-4
8	0,000187564	0,000187564	0,00019023	1.90E-4
9	3,12E-05	3,12E-05	0,00003214	3.36E-5
10	4,15E-06	4,15E-06	3,67E-06	3,87E-06
11	2,15E-07	2,15E-07	1,90E-07	2,61E-07

Tabla J.1. Modulación BPSK con mapeo Gray

J.2. MODULACIÓN QPSK



QPSK				
Eb/No	SYSTEM GENERATOR	IMPLEMENTACION	SIMULINK	TEÓRICA
0	0,077633977	0,077633609	0,0785925	0.0786
1	0,055484056	0,055476787	0,05622	0.0562
2	0,037425947	0,037425947	0,0374575	0.0375
3	0,022698689	0,022698689	0,0228125	0.0228
4	0,012427616	0,012427616	0,012425	0.0125
5	0,005904222	0,005904124	0,005895	0.0059
6	0,00232439	0,002324386	0,0023375	0.0023
7	0,000747347	0,000747347	0,00077543	7.72E-4
8	0,000185394	0,000185394	0,00018745	1.90E-4
9	3,24E-05	3,24E-05	3,16E-05	3.36E-5
10	4,51E-06	4,51E-06	3,55E-06	3,87E-06
11	2,62E-07	2,62E-07	2,62E-07	2,61E-07

Tabla J.2. Modulación QPSK con mapeo Gray

J.3. MODULACIÓN OQPSK

OQPSK				
Eb/No	SYSTEM GENERATOR	IMPLEMENTACION	SIMULINK	TEÓRICA
0	0,075680757	0,077637303	0,078645	0.0786
1	0,054150796	0,055525818	0,0562425	0.0562
2	0,036515784	0,03744967	0,0374575	0.0375
3	0,022106528	0,02268033	0,022825	0.0228
4	0,01211884	0,012436533	0,0124425	0.0125
5	0,005752277	0,005897117	0,005915	0.0059
6	0,0022681	0,002327108	0,00234	0.0023
7	7,27E-04	0,000745988	0,00077505	7.72E-4
8	1,80E-04	0,000184512	0,0001912	1.90E-4
9	3,19E-05	3,29E-05	3,50E-05	3.36E-5
10	4,01E-06	4,05E-06	3,95E-06	3.87E-6
11	1,91E-07	2,15E-07	2,86E-07	2.61E-7

Tabla J.3. Modulación OQPSK con mapeo Gray

J.4. MODULACIÓN 8PSK

8PSK				
Eb/No	SYSTEM GENERATOR	IMPLEMENTACION	SIMULINK	TEÓRICA
0	0,122657633	0,122657633	0,1225875	0.1226
1	0,100381994	0,100392809	0,10071	0.1007
2	0,080087781	0,08006097	0,080535	0.0806



3	0,061946297	0,061945948	0,0622	0.0622
4	0,04560442	0,04560442	0,0458225	0.0458
5	0,031642652	0,031642651	0,0317775	0.0318
6	0,020284748	0,020284748	0,02042	0.0204
7	0,011836982	0,011836982	0,011905	0.0119
8	0,006075144	0,006076151	0,0061375	0.0061
9	0,002689767	2,69E-03	0,002705	0.0027
10	0,000986433	9,86E-04	0,00099348	0.0010
11	0,000281835	2,82E-04	0,00029295	2.93E-4
12	6,26E-05	6,26E-05	6,33E-05	6.33E-5
13	9,37E-06	9,20E-06	9,43E-06	9.41E-6
14	7,15E-07	7,15E-07	1,07E-06	8.75E-7

Tabla J.4. Modulación 8PSK con mapeo Gray