Análisis del desempeño de un sistema de comunicación digital basado en hardware reconfigurable que implementa codificación de línea

Abstract

El presente trabajo de grado tiene como objetivo analizar el comportamiento de un sistema de comunicación digital basado en FPGA como hardware reconfigurable, el cual implementa diferentes esquemas de codificación de línea. Esto como un aporte al proyecto “Diseño e Implementación de un Prototipo de Comunicación de Datos Basado en Hardware Reconfigurable” [1] en su segunda fase de desarrollo.